一种完全前馈式单环多位Σ-Δ调制器

采用0.18 μm CMOS工艺,设计了一款可用于UHF RFID阅读器芯片接收链路的Σ-Δ调制器。该调制器采用单环3阶4位量化结构,由开关电容电路实现。在过采样率为16的情况下,调制器能够处理大于-2 dBFS的输入信号,在1.5 MHz信号带宽内,达到12位以上的有效分辨率。整个调制器在3.3 V工作电压下消耗5 mA电流。     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

一种14位、1.4 MS/s、多位量化的级联型ΣΔ调制器

在0.6 μm CMOS工艺条件下设计了一种适合DECT(Digital Enhanced Cordless Telephone)标准的1.4 MS/s Nyquist转换速率、14位分辨率模数转换器的ΣΔ调制器.该调制器采用了多位量化的级联型(2-1-14b)结构,通过Cadence SpectreS仿真验证,在采样时钟为25 MHz和过采样率为16的条件下,该调制器可以达到86.7 dB的动态范围,在3.3 V电源电压下其总功耗为76 mW.     

1.8V音频∑△调制器的设计

介绍了一种适用于语音信号处理的16位24 kHz ∑△调制器.该电路采用单环三阶单比特量化形式,利用Matlab优化调制器系数.电路采用SIMC 0.18μm CMOS工艺实现,通过Cadence/Spectre仿真器进行仿真.仿真结果显示,调制器在128倍过采样率时,带内信噪比达到107 dB,满足设计要求.     

1.8V音频Σ-Δ调制器的设计

介绍了一种适用于语音信号处理的16位24 kHzΣ-Δ调制器。该电路采用单环三阶单比特量化形式,利用Matlab优化调制器系数。电路采用SIMC 0.18μm CMOS工艺实现,通过Cadence/Spectre仿真器进行仿真。仿真结果显示,调制器在128倍过采样率时,带内信噪比达到107 dB,满足设计要求。     

一种高精度音频Σ-Δ调制器的研究北大核心

介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器。该电路采用Chartered 0.5μm标准CMOS工艺实现,工作电源电压为5V,在工作频率为6.144MHz、过采样率为128时,输入带内信噪比可达107dB。     

1.8 V音频Σ-Δ调制器设计与实现

介绍了一种适用于数字音频应用的16位8 kHz Σ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放.仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6.该电路采用UMC 0.18 μm混合信号工艺实现,工作电压为1.8 V,芯片版图面积为1.3 mm×1.3 mm.     

1．8V音频∑-Δ调制器设计与实现

介绍了一种适用于数字音频应用的16位8 kHz Σ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放.仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6.该电路采用UMC 0.18 μm混合信号工艺实现,工作电压为1.8 V,芯片版图面积为1.3 mm×1.3 mm.     

一种嵌入式12位300 MHz D/A转换器

设计了一种用于高速频率合成器的12位300 MHz采样率嵌入式低功耗D/A转换器.该D/A转换器采用4+4+4分段式编码结构,用0.35 μm 2P4M CMOS工艺实现,整个模块面积仅为1.3 mm×1.2 mm.测试结果表明,在300 MHz采样率下,输出信号频率为30 MHz时,无杂散动态范围为64.22 dB,电路功耗仅为136 mW.     

一种低电压3阶4位前馈Σ-Δ调制器

介绍了一种应用于无线通信领域的低电压、带有前馈结构的3阶4位单环Σ-Δ调制器。为了降低Σ-Δ调制器的功耗,跨导放大器采用了带宽展宽技术。采用TSMC 0.13 μm CMOS工艺对电路进行仿真,仿真结果显示,当工作电压为1.2 V、采样频率为64 MHz、过采样比为16、信号带宽为2 MHz时,电路的SNDR达81 dB,功耗仅为7.78 mW。     

高精度低功耗Sigma-Delta调制器的设计

设计了一种应用于音频和传感领域的高精度低功耗的Sigma-Delta调制器。该调制器采用四阶单环一位的CRFF结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,以及斩波技术的使用,降低了直流失调和低频噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18 μm CMOS工艺,电源电压为1.8 V,过采样率为128,采样时钟频率为5.12 MHz。仿真结果表明,该调制器信噪比达100.2 dB,整个调制器的功耗仅为380 μW。     

一种20 mW 12位5 MHz信号带宽连续时间Σ-Δ调制器

在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW.     

一种用于10位50 MS/s流水线ADC的MDAC

利用运放共享技术,设计了一种用于10位50 MS/s流水线ADC的增益D/A转换器(MDAC).采用SMIC 0.25 μm 1P5M标准数字CMOS工艺,整个MDAC模块的版图面积为0.064 mm2.仿真结果表明,在50 MHz采样率下、输入信号为2 MHz(1.5 V振幅)正弦波时,整个电路模块的功耗为7.12 mW.     

一种14位、1.4MS/s、多位量化的级联型Σ△调制器

在 0 .6μm CMOS工艺条件下设计了一种适合 DECT(Digital Enhanced Cordless Telephone)标准的 1 .4MS/s Nyquist转换速率、1 4位分辨率模数转换器的ΣΔ调制器。该调制器采用了多位量化的级联型 (2 -1 -1 4b)结构 ,通过 Cadence Spectre S仿真验证 ,在采样时钟为 2 5 MHz和过采样率为 1 6的条件下 ,该调制器可以达到 86.7d B的动态范围 ,在 3 .3 V电源电压下其总功耗为 76m W。     

高阶级联多位∑-△调制器Simulink仿真设计

为了在低过采样率下实现大带宽、高精度的∑-△调制器,文中采用了级联2-1—1结构,前两级用一位量化器,在最后一级采用4位量化器。讨论了调制器中时钟抖动、热噪声、运放有限直流增益等非理想因素对调制器性能的影响。重点考虑最后一级反馈回路中多位DAC失配引起的非线性,并采用DWA算法对其进行线性化。在Simulink环境下对调制器做行为级仿真,包括理想与非理想模型。在16倍过采样率、35．2MHz采样频率下,可以达到90dB的信噪比。     

一种0.13μm-200MHz高速连续时间Sigma-Delta调制器设计

本文在SMIC 130 nm CMOS工艺条件下设计一种高速连续时间Sigma-Delta调制器.该调制器采用了单环3阶一位量化正反馈结构,在采样时钟为128 MHz和过采样率为32的条件下,通过spectre和Matlab仿真验证.该调制器达到了2 MHz的信号带宽和75 dB的动态范围,在1.2V电源电压下其总功耗为20mW.     

84dB动态范围13b/400kHz/3V/5.88mW ΣΔ模数转换器

介绍了一个200kHz信号带宽、用于低中频结构GSM射频接收机的高精度ΣΔ调制器. 为了达到高线性和稳定性,调制器采用2-1级联单比特的结构实现. 电路在0.18μm CMOS工艺下流片验证,核心面积为0.5mm×1.1mm. 调制器工作在19.2MHz的采样频率,在3V电源电压下功耗为5.88mW. 测试结果表明,在200kHz信号带宽,过采样率为64的条件下,调制器达到84.4dB动态范围,峰值SNDR达到73.8dB,峰值SNR达到80dB.     

一种14位、1．4MS／s、多位量化的级联型∑△调制器

在0.6μm CMOS工艺条件下设计了一种适合DECT(Digital Enhanced Cordless Telephone)标准的1.4MS／sNyquist转换速率、14位分辨率模数转换器的∑△调制器。该调制器采用了多位量化的级联型(2—1—1 4b)结构，通过Cadence SpectreS仿真验证，在采样时钟为25MHz和过采样率为16的条件下，该调制器可以达到86．7dB的动态范围，在3．3V电源电压下其总功耗为76mW。     

84dB动态范围13b/400kHz/3V/5.88mW∑△模数转换器

介绍了一个200kHz信号带宽、用于低中频结构GSM射频接收机的高精度∑△调制器.为了达到高线性和稳定性,调制器采用2-1级联单比特的结构实现.电路在0.18μm CMOS工艺下流片验证,核心面积为0.5mm×1.1mm.调制器工作在19.2MHz的采样频率,在3V电源电压下功耗为5.88mW.测试结果表明,在200kHz信号带宽,过采样率为64的条件下,调制器达到84.4dB动态范围,峰值SNDR达到73.8dB,峰值SNR达到80dB.     

应用于数字音频的二阶Sigma-Delta调制器设计

设计了一个应用于数字音频处理芯片的Sigma-Delta调制器,为了提高模数转换器的解析度,采用稳定的二阶结构,通过提高过采样率来实现.采用HJTC0.18μmCMOS工艺,在1.8V电压下设计过采样率为256的二阶开关电容调制器,使用Hspice和MATLAB对电路进行了仿真分析,结果表明可以达到92.5dB的信噪比,有效位数约16位.