基于FPGA的RFID板级标签设计与实现

在分析射频识别原理和特点的基础上,讨论超高频射频识别系统中电子标签设计技术,并采用EP1C6Q240FPGA对超高频电子标签进行了板级设计及其实现.利用Verilog语言实现了标签数字电路,并在板级标签中进行了验证.测试结果表明,该设计实现了ISO18000-6C标准的标签读写功能,读写性能优异,为下一步设计出符合该标准的电子标签芯片提供了有力保证.     

UWB高精度定位系统中标签的设计

介绍了UWB高精度定位系统中标签的设计,标签是一种便携式、低功耗无线通信模块。本设计是基于C8051F921单片机和nRF24L01低功耗无线收发芯片组成的硬件结构,设计包括电源的设计,采用了尺寸较小的锂电池。UWB窄带脉冲可以达到纳秒级,延时抖动延时完全在允许的范围内。最终设计的标签实现了在系统的控制下,完成数据收发,使定位精度在30cm内。     

UWB高精度定位系统中标签的设计

介绍了UWB高精度定位系统中标签的设计,标签是一种便携式、低功耗无线通信模块。本设计是基于C8051F921单片机和nRF24L01低功耗无线收发芯片组成的硬件结构,设计包括电源的设计,采用了尺寸较小的锂电池。UWB窄带脉冲可以达到纳秒级,延时抖动延时完全在允许的范围内。最终设计的标签实现了在系统的控制下,完成数据收发,使定位精度在30cm内。     

板级备件通用测试系统设计

针对板级备件种类的多样性,采用统一总线接口并实现总线的可配置的方法设计了一种通用测试系统.在硬件连接达到统一的情况下,总线仿真板可以通过编程实现需要的总线形式,达到测试多种型号板级备件的目的.介绍设计思路及系统组成,并通过实例分析了测试过程.该系统具有良好的可扩展性,能满足多种板级备件的测试需要.     

CCGA封装特性及其在航天产品中的应用

介绍了CCGA封装的基本组成及焊柱的3种连接技术,对CCGA如何实现高互联密度、高性能、高可靠性的大尺寸封装进行了详细描述。CCGA板级装配的热循环试验结果表明CCGA封装技术达到甚至超过了典型卫星对航天电子设备可靠性的要求;CCGA散热时施加在器件顶部的压力超过极限值后将对可靠性产生严重影响。板级装配设计的关键要素和板级组装的关键工艺在文中也进行了概括性的叙述。     

板级立体组装侧向互联技术

通过对板级立体组装侧向互联可制造性设计技术、组装工艺技术等进行研究,确定了板级立体组装侧向互联形式及连接件的设计、排布和数量,实现了板级立体组装侧向互联技术.     

一种板级支撑软件包设计

本文阐述了基于嵌入式实时操作系统VxWorks 的板级支撑软件包(BSP)的组成及启动过程,并以PowerPC的BSP模板为例,讨论了VxWorks BSP的设计与开发过程。     

基于多DSP的高速通用并行处理系统研究与设计

介绍了一种基于多DSP的并行处理系统设计与实现,以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构,即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间,单块板卡内传输通道的设计。通过具体应用说明,该多DSP并行处理系统充分体现了航迹融合的实时、高速特性,作为硬件处理平台具备高速、通用的特点。     

基于LabVIEW的变桨控制器板级测试平台设计

基于虚拟仪器技术,研究了变桨控制器板级测试平台的测试原理、下位机程序的设计,提出了一种采用状态机与事件结构相结合的分层设计方法用以提高上位机LabVIEW程序的开发效率,最后针对每项测试任务,采用分多次测试的方法实现了板级测试软件。该板级测试软件已获得实际应用并验证了按照本文方法设计的板级测试软件在变桨控制器的板级测试中具备效率高、准确性高的优点。     

基于SiP技术的多片DDR3高速动态存储器设计

基于系统级封装(System in Package,SiP)技术,结合自研自主可控DSP处理器“魂芯”II-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果。重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算、与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案。     

基于遗传算法的业务标签优先级排序系统

常规标签排序系统的标签序列覆盖范围和排序损失较大、查准率较小,因此,提出了基于遗传算法的业务标签优先级排序系统。利用前端、中间层、服务器端、业务标签显示端组成系统整体架构,优化标签主板串口电路;通过标记标签、未标记标签重要程度计算用户兴趣向量,根据向量的元素顺序为业务标签分配权重,并计算标签序列学习效用函数。采用遗传算法求取函数值最大的标签序列,获得每个标签对应的优先级排位。随机抽取标签数据集设计对比实验,结果表明,设计系统排序后的标签序列,缩小了覆盖范围,降低了排序损失,提升了查准率,标签排序性能得到明显改善。     

基于VLSI平台的MIPS处理器仿真与设计

传统ISA处理器由于其内部有限的逻辑资源和外部固定的引脚封装,大大地限制了它的应用范围.使用硬件描述语言,自底向上设计处理核心MIPS,并且与几类通用外设互连组成系统,使用Virtex?Ⅱ Pro系列FPGA进行板级验证.板级验证结果表明实现了既定目标,与标准MCU兼容,系统运行稳定.这样可以依据自己的需求,定制系统以达到传统MCU所无法完成的要求.     

一种析级支撑软件包设计

本文阐述了基于嵌入式实时操作系统VxWorks的板级支撑软件包（BSP）的组成及启动过程，并以PowerPC的BSP模板为例，讨论了VxWorks BSP的设计与开发过程。     

POLA DC/DC模块电源砖电路设计剖析

POLA模块电源 板级电源设计的成熟度和可靠度直接影响着电子产品的稳定性.在设计复杂的板级DC/DC时,为了减小设计风险,提高设计成熟度,加快开发一次成功率,越来越多的方案引入了DC/DC 电源模块.     

高频RFID标签芯片解调电路的设计

给出了高频RFID标签芯片解调电路的设计。设计工艺采用中芯国际（SMIC）2P3M 0．35μm混合信号CMOS技术，并给出了spectre仿真环境下的仿真结果。晶体管级仿真和版图后仿真结果表明所设计电路满足高频RFID标签芯片解调要求。     

电子设备板级振动测试工装设计

本文对电子设备板级常用振动测试工装的形式、特点、结构进行了简要介绍,说明了板级振动测试工装的设计要点及注意事项,并重点对振动测试插箱的设计过程进行了详细介绍,可对板级振动测试工装结构设计提供有效的技术指导.     

基于VLSI平台的C51处理器仿真与设计

传统ISA处理器内部有限的逻辑资源和外部固定的引脚封装大大的限制了它的应用范围。利用FPGA丰富的逻辑资源实现传统MCU中的各个组成部分,底层采用可配置引脚降低硬件设计复杂度,各模块间采用Wishbone总线结构的方式构建系统,可以达到传统MCU无法完成的要求,具有很好的应用前景。使用硬件描述语言,自底向上设计处理核心80C51,并且与几类通用外设互连组成系统,使用Virtex?Ⅱ Pro系列FPGA进行板级验证。板级验证结果表明实现了既定目标,与标准MCU兼容,系统运行稳定。     

用于温度日志标签的两级唤醒单元

设计实现了一个独特的两级唤醒单元,该唤醒单元用于基于EPC C1G2空中接口协议的射频识别标签。该标签为半有源标签,在该单元支持下实现温度日志功能。设计经过SMIC0.18μm EE工艺流片验证。测试结果表明标签实现温度日志功能,在1.8V电源电压下消耗150nA的静态电流,在同类工作中处于优势地位。     

基于DFM集成板级协同设计

基于DFM集成板级协同设计是在并行工程的指导下,将产品设计与产品制造、装配过程相集成的一种实用技术。介绍了DFM软件导入后的高阶应用,在产品开发中集成DFM协同设计包含板级设计与DFM分析协同,以及板级设计与MCAD之间的协同模式。通过具体案例,详细阐述了产品设计与工艺分析并行开展,提高产品设计质量和设计效率的操作方法。     

超高频无源RFID标签的一些关键电路的设计

本文针对超高频无源RFID标签芯片的设计,给出了一些关键电路的设计考虑。文章从UHFRFID标签的基本组成结构入手,先介绍了四种电源恢复电路结构,以及在标准CMOS工艺下制作肖特基二极管来组成倍压电路的解决方案。然后针对电源稳压电路,提出了串联型和并联型两种稳压电路。文章针对ASK包络解调电路,提出了新的泄流源的设计。最后,文章介绍了启动信号产生电路的设计考虑。