用于MF-TDMA卫星通信系统的数据采集卡设计

设计并实现了一种用于MF-TDMA卫星通信系统的数据采集卡,采用PMC背板标准进行数据传输.该采集卡增加了数字下变频(DDC)模块,扩展了系统功能,使用EP2S60 FPGA芯片对PCI接口芯片PLX PCI9656进行逻辑控制,并基于PLX的SDK开发了采集卡的主机应用程序,实现了数据传输功能.实测证明,该采集卡具备良好的性能和很好的灵活性,既可以单独使用,也可作为数据处理母板的扩展系统.     

远程视频传输和实时采集系统设计

设计一种基于PCI(外设部件互连)总线的远程光纤视频传输和实时采集系统，视频传输采用光纤作为传输介质，模拟视频信号经光发射饥转换为光信号后在光纤中传输，最后送给视频采集卡，在计算机中进行实时显示、处理和存储。分析了光纤传输的基带直接强度调制和脉冲频率调制，介绍了视频采集卡的硬件设计及其相应的Windows 98下的DMA驱动程序的设计。     

基于CPCI和光纤接口的数据采集卡设计与实现

设计了一套基于CPCI总线,PCI9054桥接芯片和可编程逻辑器件（FPGA）的高速数据采集卡。FPGA作为本地主控芯片,根据工控机经PCI9054转发的采集命令,通过光纤接口实现与雷达接收机的通信。采用高速RAM缓存数据,采集的接收机测试数据的分析结果可在工控机上显示,从而实现了对雷达接收机性能的快速测试。该采集卡具有较强的通用性和可扩展性,详细介绍了高速数据采集卡的组成和工作原理、硬件设计。     

一种新的光纤语音传输系统设计与实现

简要介绍了语音编解码芯片TLV320AIC23,提出了一种基于FPGA和TLV320AIC23的光纤语音传输系统的设计方案.在QuartusⅡ 7.2开发环境下,采用自顶向下利用原理图与verilog HDL语言相结合的方式,用Altera公司的EP2C35F672C8芯片实现仿真.既可用于光纤通信实验教学,也可作为光纤语音传输系统的试验平台,具有实际应用价值.     

双片TM1300视频采集卡的高速数据传递方案

介绍了一种基于双片TM1300的双路视频采集卡的高速数据传递方案。在分析了TM1300芯片的EVO、VI、PCI、SSI等外设接口特性的基础上，提出了用EVO与VI互联来实现双路视频采集卡中双片TM1300间高速数据传递的设计方案。其特点是实现简单，数据传送效率高，并采用CPLD芯片设计了EVO与VI的逻辑接口，通过MAX PLUSⅡ时序仿真验证了CPLD设计的正确性。     

基于Virtex-6的PCI Express高速采集卡设计

为了提高数据采集速率,适应大数据量交互处理要求,介绍了一种应用Virtex-6芯片的PCI Express高速采集卡设计。Virtex-6内嵌PCIE协议硬核能完成完整的PCIE分层协议,实现与上位机通信。设计了DMA控制器,作为采集卡数据传输主控,实现基于PCI Express总线的DMA高速数据传输方案。主机软件系统包括驱动程序和应用软件2部分。经实验测试,该采集卡能完成对外部高速数据的实时采集,性能稳定可靠。     

固态存储器中PCI接口电路的设计与控制

介绍了基于PCI（外设部件接口）的大容量固态存储系统的设计,该系统采用高速FPGA（现场可编程门阵列）和大容量固态存储模块,对通过光纤传输的高速数据进行缓冲和存储,通过PCI总线与计算机通信,实现实时数据的高速下载。介绍了PCI总线控制器PCI9054的结构性能、数据传输模式及总线工作方式,描述了基于PCI9054专用芯片开发PCI总线接口电路的软硬件实现方案,并在此基础上给出了一个简单实例。     

USB2.0在高速数据采集系统中的应用

介绍了一种基于USB2.0总线的数据采集卡设计,给出了该系统的硬件及软件实现的方法.采用C8051F020作为ISP1581的微控制器,给出应用实例、固件开发框图,固件开发工具采用Keil C51.该采集卡实现了数据的高速采样.     

基于PCI总线多路图像采集卡的研究

本文在设计了一种基于PCI总线的多路同步图像采集卡．该视频采集卡以FPGA为逻辑控制中心．采用SAA7111将四路视频信号分别转换为数字图像数据．经FIFO缓存后．由PCI总线接口芯片PCI9052将数据送入计算机,最后通过应用程序将图像显示出来。     

基于PCI的激光标刻控制系统研究

介绍一种基于PCI总线的激光标刻控制系统设计.系统采用PLX公司PCI总线控制芯片PCI9052作为接口芯片;采用Altera公司的CPLD控制器件EPM7064和AHDL编程语言,设计IP软核,实现局部总线的译码及功能电路的逻辑控制;基于IP核的PWM控制电路控制时钟取自33 MHz的PCI总线时钟,分频获得8位控制精度的PWM占空比调节,实现了高精度的固定频率和可变频率的PWM信号输出.配合硬件设计开发了测试软件和激光标刻应用软件,加快了硬件的设计过程和推广应用.     

数字视频监控单元的设计

介绍了一个基于嵌入式平台而设计的视频监控系统。采用TMS320DM365为核心的处理器,通过模块化的方式设计了一种智能数字视频监控单元。单元包括视频采集输入、外部存储器、以太网和视频输出4部分。该设计利用了TMS320DM365的多外围接口特性,选用4个芯片,以满足其视频处理功能。单元的视频采集输入使用TVP5158视频解码器,DDR2 SDRAM采用W971GG6IB,NAND FLASH为K9F2808U0C,以太网控制器采用ENC28J60。该系统的处理器核工作速率高达300 MHz。     

DDR2 SDRAM控制器的设计与实现

本文介绍了DDR2 SDRAM的基本特征,并给出了一种DDR2 SDRAM控制器的设计方法,详述了其基本结构和设计思想,并使用Altera公司的FPGA器件Stratix EP2S30F672C3进行了实现和验证,同时给出了设计与实现中应注意的若干问题.     

串行Flash在图像存储系统中的应用

介绍串行SPI接口Flash存储器M25P64的工作原理,利用该Flash作为FPGA的代码配置芯片,同时用作图像存储系统的存储器.在图像采集系统中,利用DDR SDRAM存储器作为帧缓存,将需要存储的图像先写入DDR存储器,写入一帧图像后,从DDR中每次连续读出一行图像数据至Flash写缓冲,经Flash控制器模块写...     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

Large-signal characterization of DDR silicon IMPATTs operating in millimeter-wave and terahertz regime

The authors have carried out the large-signal characterization of silicon-based double-drift region(DDR) impact avalanche transit time(IMPATT) devices designed to operate up to 0.5 THz using a large-signal simulation method developed by the authors based on non-sinusoidal voltage excitation.The effect of band-to-band tunneling as well as parasitic series resistance on the large-signal properties of DDR Si IMPATTs have also been studied at different mm-wave and THz frequencies.Large-signal simulation results show that DDR Si IMPATT is capable of delivering peak RF power of 633.69mW with 7.95% conversion efficiency at 94GHz for 50% voltage modulation,whereas peak RF power output and efficiency fall to 81.08 mW and 2.01% respectively at 0.5 THz for same voltage modulation.The simulation results are compared with the experimental results and are found to be in close agreement.     

基于Android智能的健康监测系统设计与实现

针对传统健康监测系统的体征参数采集过程繁琐、获取不便、显示单一等缺点,开发基于安卓智能终端的人体参数智能监测系统,并对此种解决方案做可行性分析。本系统通过穿戴在身体上的各传感器采集相应的体征信息,并通过传感器的蓝牙无线通讯模块,采用蓝牙一主多从的组网方式,将数据发送至安卓智能端集中处理并显示。实验结果表明：它能够将传感器采集到的体征信息实时发送至安卓智能端,以更人性化、更友好的界面展现在用户面前。系统框架良好,设计成本更低,组网更方便,有效地弥补了传统人体体征参数采集系统的不足。     

视频解码器验证板的DDR SDRAM控制器的实现

DDR SDRAM是一种大容量,高速度的同步动态存储器,但是由于其对同步性的要求以及需要由控制字来控制的特点使得他与系统之间必须有一个接口来实现时钟同步和对DDR SDRAM进行控制.介绍了在用硬件实现H.264协议解码部分的FPGA验证中的DDR SDRAM控制器的实现.提出了一种适用于多用户访问的DDR SDRAM控制器的设计方案,为快速访问大容量存储器的电路设计提供了新的思路.     

基于AMBA总线的DDR2 SDRAM控制器研究与实现

随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术.作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍.因此DDR2 SDRAM将取代DDR SDRAM的主流地位.本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高.     

基于DDR IP核视频图像缓存的设计与实现

在现代图像采集显示系统中,常常需要用到大容量、高速度的存储器,DDR为当前存储器应用的主流.采用了64 bit数据位宽的DDR IP核利用DDR的双倍数据传输速度的优点并结合了双口RAM的高速缓存特点,基于Ahera公司的Cyclone Ⅲ系列FPGA开发板在两种平台下实现了数据传输和图像缓存,并使用逻辑分析仪Sign...     

DDR2器件HY5PS121621BFP在嵌入式系统中的应用

针对嵌入式系统对存储器的需求，提出了基于DDR2SDRAM的存储方案。简要介绍DDR2器件HY5PSl21621BFP及其硬件接口。给出了一个应用实例。