基于FPGA的多频率生成器的实现

电疗法是现代理疗技术中的一种,它又可分为低频、中频和高频三种,电疗法的疗效显著,但是现在的理疗仪功能单一,并且输出频率固定,疗效不明显。因此该文基于现场可编程门阵列(FPGA)设计了一种多频率生成器,可产生低频、中频和高频三个频率段的频率,并且产生的是随机频率的信号,对人体有较好的治疗效果,可用于多功能理疗仪中。     

基于FPGA的PLL频率合成器

应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz～999.5 kHz,步进频率可达到0.5 kHz.与以前的教学实验装置相比,系统在性能指标、直观性等方面都有所提高,不仅可以用于教学实验,还可以用作频率源、频率计.     

智能化微机型热值测量计系统设计

传统的热量计主要依靠手工操作,实验步骤烦琐复杂,测量效率很低,因此研究微机型自动热量计具有重大的现实意义。本文设计出具有较高自动化程度的自动热量计,从而大大地提高了工作效率。     

基于Rife算法的频率估计及其FPGA实现

在信号处理领域,高精度的频率估计对信号特征的提取显得尤为重要。介绍了基于Rife算法的频率估计,并将其在FPGA上实现。该算法首先利用FFT对信号频率作粗估计,然后利用最大谱线以及与其相邻的次大谱线进行插值来确定真实频率位置,使频率估计性能得到提高。给出了Rife算法与DFT算法在不同信噪比条件下频率估计性能曲线。最后,将Rife算法在FPGA上利用硬件描述语言——Verilog HDL进行了硬件设计,并对FPGA和Matlab的频率估计结果进行了比较、分析。实验仿真结果表明,该算法运算量小,易在FPGA上实现,该设计具有可行性。     

基于FPGA高速高精度频率测量系统的实现

以现场可编整门阵列FPGA为核心的高速高精度的频率测量,不同于常用测频法和测周期法.本文介绍的测频方法,不仅消除了直接测频方法中对测量频率需要采用分段测试的局限,而且在整个测试频段内能够保持高精度不变.又由于采用FPGA芯片来实现频率测量,因而具有高集成度、高速和高可靠性的特点.     

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理,并对各组成部分进行了理论分析,给出了基于FPGA的具体设计方案及实现方法.仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比,可应用于各种数字接收系统.     

FPGA与MSP430的多通道同步频率测量计

本文介绍了一种基于相位重合检测法、以现场可编程门阵列FPGA为核心的多通道频率计.为了可以同步、快速、精确地测量并提取多路频率,对传统的等精度测频法进行改进,利用相位重合检测法使测量误差大大降低,测量精度至少提高了1000倍以上;采用单路测量、多路提取的方式获取测量数据,大大降低了系统成本,提高了系统工作效率;引入MSP430单片机与FPGA进行通信,充分发挥FPGA的高速采集能力与MSP430单片机的高效控制能力,使两者充分结合,大大缩小整个系统的体积,将最终结果显示在UI交互界面.     

基于FPGA的频率测量仪设计

随着可编程器件的快速发展,FPGA已经广泛应用在各个领域。由于其性能的稳定性和设计的灵活性,因此本设计也采用了FPGA为主控单元,实现了用于测量信号频率的频率测量仪。在保证精度的基础上,用Verilog硬件描述语言制定了三个模块,以实现系统的整体功能,并对系统实现的整体功能进行了仿真验证。     

基于FPGA的高速高精度频率测量的研究

以FPGA为核心的高速高精度的频率测量,不同于常用的测频法和测周期法.本文介绍的测频方法,不仅消除了直接测频方法中对测量频率需要采用分段测试的局限,而且在整个测试频段内能够保持高精度不变.又由于采用FPGA芯片来实现频率测量,因而具有高集成度、高速和高可靠性的特点.     

基于FPGA的RSA加密算法的实现

在基于xilinx公司的FPGA芯片Virtex硬件平台上实现了采用公开密钥机制的RSA加密算法。     

基于FPGA的图像预处理单元的硬件实现

为了实现图像的实时处理,常采用现场可编程门阵列FPGA对采集到的图像数据进行预处理。以对Micron MT9V112传感器的Bayer图像数据处理为例,首先就Bayer数据坏点修正、Bayer转RGB888及RGB888降噪进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB对硬件模块处理后的数据做了相应的测试。仿真结果表明,硬件模块对640x480数据的处理满足系统实时性要求。     

轻量级密码算法LBlock的FPGA优化实现

LBlock密码算法是我国学者吴文玲和张蕾在ACNS2011提出的轻量级分组加密算法.论文对LBlock加密算法的硬件优化实现进行了研究,一方面将相同运算用一个模块设计完成,通过主程序重复调用完成加密;另一方面将轮操作和密钥更新放在同一个模块中并行执行,而且使用相同寄存器完成S盒变换和密钥变换,这样既可以不影响加密速度,又不需要将密钥更新中间结果另存,有效地节省寄存器的使用开销.然后分模块进行实现并仿真实验,和进行整体正确性实验验证.通过实验,验证论文所用优化方法可以较大幅度减少 LBlock 密码算法的实现面积, slices占用比减少了14%, LUT占用比减少了32%.在VIRTEX 5下的系统吞吐率为14.53Gb/s,更能有效满足较小芯片面积的应用需求,给当前的物联网加密提供参考.     

基于FPGA的CVSD语音编解码器的设计与实现

介绍了一种直接在FPGA上实现连续可变斜率增量（CVSD）调制的方法。根据《国标》1建议的模拟编译码器原理图,得到全数字CVSD编译码器,接着分析了整个编译码器的结构,着重讨论了主积分器。采用Verilog语言编程,最后在FPGA上实现整个CVSD编译码器。试验表明,采用该方法设计的CVSD编译码器实用性和可移植性好,且能方便应用于与其它语音编码的转换系统中。     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。     

基于FPGA的简化UART电路设计

本文阐述了通用异步发生器UART的功能特点,介绍了用硬件描述语言Verilog来开发各个模块,并给出仿真结果.本设计使用Ahera的FPGA芯片,将UART的核心功能嵌入到FPGA内部,能够实现异步通信的功能,可以将其灵活地嵌入到各个通信系统中.     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。     

高性能IPv6转发引擎的FPGA实现

高速转发引擎是高性能IPv6路由器的关键技术,文章设计了一种IPv6高速转发引擎的硬件结构,编写了硬件结构的VerilogHDL模型,进行了仿真和逻辑综合,并成功用XILINX的FGPA对转发引擎进行了验证。测试结果表明,该文设计的转发引擎的结构正确,可以达到2.5G端口线速转发,满足了设计要求。     

用Simulink实现基于FPGA的像素流视频图像边缘检测算法

基于FPGA实现高清、大容量的视频处理的算法具有一定的复杂性,为了更好的用VerilogHDL描述图像处理算法,采用了一种在Simulink中搭建视频图像处理模型,利用MathWorks最新推出的VisionHDLToolbox进行帧到像素流的转化,然后再对图像的实现边缘检测,最后把该算法自动生成VerilogHDL代码的方法,通过利用Simulink和ModelSim进行联合仿真,验证了这种方法的可行性,即可以快速的生成更加准确HDL代码,提高了用HDL描述图像处理算法的速度.