基于网络处理器的路由器体系结构

从路由器的体系结构出发,对通信处理器和网络处理器实现报文处理作了比较。最后对网络处理器转发引擎作了详细的分析。     

基于网络处理器的路由器体系结构

目前许多半导体厂商开始销售一种称为网络处理器的芯片。网络处理器和通用微处理器很相似，但在报文处理能力方面作了优化，从而特点适合于网络通信设备。文章从路由器的体系结构出发，对传统通用处理器和网络处理器实现报文处理的方法进行了比较，最后对网络处理器转发引擎作了详细的分析。     

IXP2400网络处理器编程模型研究与应用

对网络处理器中多微引擎并行处理的两种编程模型进行分析,讨论了如何将数据包处理任务在多个微引擎之间进行分配,从而取得较高处理性能的一般性策略问题。在基于Intel公司生产的第二代网络处理器IXP2400的NAT-PT系统的开发过程中综合运用两种编程模型,较好的解决了数据包处理功能模块到各微引擎的映射问题。     

统计引擎实现基于IP网络的更高性能 可提高网络处理器周期需求90％，使系统设计师开发出新的增值服务和功能

统计引擎以边沿路由器、宽带存储设备和多服务提供平台为目标，具有网络处理器论坛（NPF）LA-1接口，省却了NPU、FPGA和ASIC等处理器元件。它采用集成的64位算术逻辑单元（ALU），可节省800个额外数据通道处理器周期（每64位计数器更新一次），使统计计算所需的网络处理器周期提高90％。     

INTEL网络处理器的微码编程

本文介绍了INTEL网络处理器微码编程设计与实现的一般过程,对微码程序的优化进行了简要的分析,并以ⅨP1200为例,给出了对微引擎部分的评估方法和结论.     

激光网络目标信号的同步传输系统

随着社会发展和科技进步,研究人员发现激光网络在目标信号转换和传输方面有着得天独厚的作用,对激光网络目标信号的同步传输,能够有效提高目标信号的处理效率。因此,设计稳定高效的激光网络目标信号同步传输系统,激光驱动器驱动激光网络中被试品的目标信号,通过激光探测器中进行调制、转换处理,并通过FPGA和总线实现目标信号的采集和传输,同步控制模块通过AVR处理器和FPGA处理器检测、存储目标信号,并采用同步比例传输方法,确保激光网络目标信号的同步传输。实验结果表明,该同步传输系统故障消除率、同步传输精度均高于对比系统,明显提高了目标信号的传输效率和稳定性。     

IDT；率先发布统计引擎，网络处理器效率提升90％

为使系统设计者开发出新的增值服务和功能，继5年前推出网络搜索引擎之后，IDT今年1月17日又向业界推出统计引擎。该统计引擎以边沿路由器、宽带存储设备和多服务提供平台为目标，具有网络处理器论坛（NPF）LA-1接口，并可卸载有重要统计跟踪功能的NPU、FPGA和ASIC等处理器。利用这种新型单芯片器件，设计者可集中精力实现基于IP服务的其他计算密集功能。这些服务包括从IPv4到IPv6的转移；以及诸如流媒体和在线游戏等与内容相关的业务，此类业务需要对带宽消费精确跟踪。     

IDT:率先发布统计引擎,网络处理器效率提升90%

为使系统设计者开发出新的增值服务和功能,继5年前推出网络搜索引擎之后,IDT今年1月17日又向业界推出统计引擎.该统计引擎以边沿路由器、宽带存储设备和多服务提供平台为目标,具有网络处理器论坛(NPF)LA-1接口,并可卸载有重要统计跟踪功能的NPU、FPGA和ASIC等处理器.     

一种可重用的SoC通讯微引擎结构设计

文章讨论了一种SoC通讯处理器芯片的系统设计。该通讯处理器中包括了以太网微引擎、HDLC微引擎。为缩短开发时间，采用了可重用的结构，将每一个通讯微引擎划分为协议处理为主的位处理器和数据处理为主的字节处理器两大部分，这样在开发不同的通讯微引擎时只要对位处理器进行重新设计。而字节处理器只要做很小的修改。该设计通过了FPGA验证。     

基于网络处理器路由转发的微码设计技术研究

针对网络技术和通信技术的飞速发展对路由器等网络核心设备的带宽和业务多样性提出了全新要求的问题,提出了一种基于网络处理器的多协议路由转发设计方案。该方案采用一款异构的网络处理器,结合IPv4、IPv6和MPLS(Muxtiprotocol Label Switch)路由转发规则,将路由转发任务合理分解到该网络处理器的四类微引擎上。实验结果证明,此实现方法能同时实现支持以上三种协议的路由转发应用,且能获得10Gbps线速级别的转发效率,满足人们对接入层面的路由转发需求。     

基于IXP2400网络处理器的网络防护系统设计和实现

网络处理器是专门用来执行数据处理和转发的高速可编程处理器,随着网络的飞速发展,网络处理器在网络交换及网络通信设备中的应用必将越来越广泛。IXP2400是Intel公司新推出的第二代网络处理器产品。首先根据当今网络的发展趋势,引入了IPv6的概念,针对新协议对网络安全的需求,提出了设计IPv6 / IPv4网络防护系统的必要性;同时,在详细介绍Intel IXP2400网络处理器硬件组成和结构的基础上,阐明了在IXP2400上实现IPv6 / IPv4网络防护系统的可能性。接着分析了在网络处理器上实施安全策略的一般方法,并针对其不足提出一个改进的系统设计方案,建立系统的软硬件结构模型,并对具体实现进行了详尽阐述。最后总结评估了整个系统的特性和能够实现的功能。     

网络处理器及其发展

由于网络带宽迅速拓展,网络信息量的不断增加,对网络数据传输的速度和灵活性要求越来越高．在CPU和ASIC应用有长处但存在不足的基础上,产生了网络处理器技术．全面阐述了网络处理器定义、特征、基本结构、技术特点、主要功能及其主要应用．进一步分析了网络处理器的未来发展趋势,并预测网络处理器有更深远的发展前景．     

多核系统中NoC通讯架构的关键技术

多核处理器已经成为处理器的主流,并发展成为各种通信与媒体应用的主流处理平台。通讯结构是多核系统中的核心技术之一,核间通信的效率是影响多核处理器性能的重要指标。目前有3种主要的通讯架构:总线系统结构、交叉开关网络和片上网络。总线结构设计相对方便、硬件消耗较少、成本较低;交叉开关是适合用于构建大容量系统的交换网络结构;而片上网络是更高层次、更大规模的片上网络系统,目前可以解决多核体系结构问题,是多核系统最有前途的解决方案之一。文中在分析了NoC结构的基本原理、系统结构和功能的同时,也提供了部分单元的设计实现。     

Building RNC in All-IP Wireless Networks using Network Processors

1　Introduction　Wirelesstelecommunicationsstartedasanoffshootofwiredtelephony .Recently ,theglobalwirelessindustryhascreatedtwopartnershipprojects,oneisthe 3rdGenerationPartnershipProject ( 3GPP) [1 ] ,whichisdeveloping 3GstandardsforGSMbasedsystems[2 ] ;theotheristhe 3rdGenerationPartner shipProject 2 ( 3GPP2 ) [3] ,whichisdeveloping 3GstandardsforIS 95basedCDMAsystems.Inordertoimprovedatacapabilities,3GPPand 3GPP2workon 3Gwidebandradiotechnologiesthatcanprovidehigherdatarates.No…     

TNC架构的应用研究

可信网络连接(TNC)是由60多家可信赖计算机组织TCG的成员共同开发的。TNC是基于完整性和认证性双重概念开发的,TNC架构提供了在不同网络环境中采集和交换端点完整性数据的通用框架。本文定义了TNC架构的基本元素,介绍了TNC与现有网络标准和设备的关系,并研究了如何在现有网络环境下应用TNC架构的问题。     

大二层网络技术在校园网络改造中的实践

本文以学校网络改造为背景,用大二层网络架构的设计理念,对传统的三层架构校园网进行优化;并阐述了在此过程里涉及到的网络拓扑结构改变,核心部分的配置及认证前后域的设置。事实证明,改造后的大二层网络达到了校园网高性能、易管理的设计预期,是一种能够为其他院校建设自己校园网所借鉴的优秀方案。     

智慧协同工业无线传感器网络

本文研究将智慧协同网络理论用于工业无线传感器网络(Industrial Wireless Sensor Network,IWSN),提出一种新型智慧协同工业无线传感器网络构架Smart-IWSN.Smart-IWSN能够为多样化的工业服务适配必须的网络资源,满足工业服务对网络性能的苛刻需求,为工业无线传感器网络的研发和应用节省大量的时间和成本.Smart-IWSN已成功应用到大规模焊机群监控系统,解决了恶劣工业射频环境下大量焊机多任务并行通信的技术难题.     

公安340 MHz频谱基于5G技术的应用研究

主要介绍了基于公安340 MHz频谱资源,通过5G新技术的公安宽带无线通信专网系统,进行网络架构,系统功能,系统性能,典型应用的研究,对促进对公安无线宽带通信的关键技术、系统架构、典型应用的发展和建设有一定的参考价值。     

A Novel ∆Σ Control System Processor and Its VLSI Implementation

This paper describes a novel control system processor architecture based on DeltaSigma modulation known as the DeltaSigma -CSP. The DeltaSigma -CSP utilizes 1-bit processing which is a new concept in digital control applications with the direct benefit of making multi-bit multiplication operations redundant. A simple conditional-negate-and-add (CNA) unit is instead used for operations in control law implementations. For this reason, the proposed processor has a very small silicon footprint and runs at very high frequencies making it ideal for high-sampling rate, real-time control applications. A number of DeltaSigma -CSP configurations have been implemented as VLSI hard macros in a high-performance 0.13-mum CMOS process and a particular configuration achieved a post-route operating frequency of 355 MHz resulting in a 2.17 MHz sampling rate for a fourth-order control law implementation. Additional results prove that the DeltaSigma -CSP compares very favorably, in terms of silicon area and sampling rates, to two other specialized digital control processing systems, including direct, hardwired implementation of control laws; at the same time, it substantially outperforms software implementations of control laws running on very wide, general-purpose VLIW architectures.