基于CPLD的可编程数字频率计的设计

采用美国Lattice公司生产的在系统可编程 (ISP)大规模集成逻辑器件 (CPLD)ispLSI 10 32E芯片实现可编程数字频率计的设计 ,其设计方法简便、高效、无风险 ,且能提高系统的可靠性及灵活性。     

基于CPLD的可编程数字频率计的设计

采用美国Iattice公司生产的在系统可编程（ISP）大规模集成逻辑器件（CPLD）ispLSI 1032芯片实现可编程数字频率计的设计，其设计方法简便，高效，无风险，且能提高系统的可靠性及灵活性。     

基于CPLD的异步串行收发器设计

介绍了基于CPLD的异步串行收发器的设计方案，着重叙述了用混合输入(包括原理图和VHDL)实现该设计的思想，阐述了在系统可编程(ISP)开发软件的应用方法与设计流程，并给出了VHDL源文件和仿真波形。     

高分辨率时间数字转换电路的PLD实现

高分辨率时间数字转换系统(TDC)采用环形延时门单元(RGDS)高分辨率系统,在可编程器件(PLD)上实现,解决了延时门的综合、延时时间的离散性等问题.由于设计、实现和集成电路工艺无关,所以可以方便地移植到其他系统和PLD芯片中.本设计在Altera公司的CPLD芯片上的仿真测试表明,时间分辨率最高可达3.5ns.本实验通过了时序仿真和硬件测试.     

新型大面积汉字定时显示系统的设计

介绍了一种带定时的新型大面积汉字显示系统 ,并着重介绍了运用新型系统可编程逻辑器件 ( ISP芯片 )和 EPROM存储器配合来实现大面积可编程汉字定时显示装置的设计方法     

CPLD在多媒体公共广播系统中的应用

介绍多媒体公共广播系统的组成及CPLD（可编程逻辑器件）在数字系统设计中的应用,用AHDL语言描述程序设计。由此体现ISP（在系统可编程）器件在数字系统设计中具有多功能性的适应能力,为实现许多复杂的信号处理和信息加工提供新的思路和方法。     

可编程系统芯片（SOPC）发展策略

深亚微米技术和超深亚微米技术的发展使电子工业正在向可编程系统芯片（SOPC）设计转移。针对SOPC全新的设计流程，本文提出了基于IP的SOPC设计集成平台概念和设计策略，以及基于FPGA/CPLD的SOPC实现方案。     

基于CPLD/FPGA芯片的音乐存储与回放系统的设计

采用复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)芯片和VHDL硬件描述语言,以及层次化的自顶向下的工程设计方法,实现一个由数控分频器控制的音乐存储与回放演奏系统,同时可用4位拨码开关进行乐谱的存储及乐曲的演奏功能播放选择,以及用16×16点阵序列动态显示所选乐曲名称。研究表明,采用CPLD/FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法。     

在系统可编程逻辑器件分析

在系统可编程(ISP)器件,消除了传统可编程器件的限制,实现了印制电路板、系统层设计、生产和编程的一体化流程,使得硬件像软件一样灵活和容易更改,设备升级方便、快捷.分析ISP器件的结构和性能,并介绍ISP下载方法.     

基于PSOC的低频信号发生器的设计

本文设计了一种基于PSoC(Programming System on Chip,片上可编程系统)的低频信号发生器。PSoC芯片是一种集MCU(Microprogrammed Control Unit,微控制单元)与CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)功能为一体的SoC(System on Chip,片上系统)芯片,而在集成开发环境Creator中,人们能够以图形化编程的方式来进行PSoC芯片的开发。因此,本文所进行的基于Pso C的低频信号发生器的设计不但能够发挥高度集成的Pso C芯片的优势,而且把图形化编程引入到嵌入式开发中,从而大大地减少了开发难度和提高了开发效率。     

多功能电子密码锁的VHDL设计

利用EDA技术,在可编程逻辑器件CPLD上实现了一种多功能电子密码锁。为弥补传统密码锁的不足,进一步提高可靠性,该系统中所有数据的存储、运算都完全由硬件实现。利用VHDL语言对电路进行行为描述,QuartusⅡ软件中的EDA工具进行仿真及下载。整个设计过程采用自顶向下方案,设计效率高,开发成本低。采用了MAXⅡ系列的CPLD作为硬件核心,其功耗低,逻辑执行速度远高于单片机,在安防行业中有较强的市场竞争力。     

基于CPLD的数字语音通信中复分接的设计

介绍了在数字语音通信中,利用在系统可编程技术和复杂可编程逻辑器件CPLD,实现数字语音的复接和分接;对干其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。     

ispLSI1032E器件及其应用

介绍了Lattice公司的大规模集成电路ispLSI1032E,它是一种在系统复杂可编程逻辑器件(CPLD),借助于EDA设计软件可以随时更改芯片的功能,而且不需要改动印制电路板(PCB)的结构,大大提高了系统设计的效率,并保证了设计的正确性。最后设计了基于该芯片的EDA教学实验系统。     

多通道同步数据采集及压缩系统

介绍一种基于CPLD和DSP的多通道同步数据采集及压缩系统。该系统采用复杂可编程逻辑器件（CPLD）和数字信号处理器（DSP）的体系结构,利用CPLD实现数据采集、缓冲、预处理,并协调系统各部分工作,利用DSP无损压缩采集数据,通过RS422总线将压缩后的数据上传遥测系统;并对无损压缩的相关算法进行比较,最终采用算术编码（ARC）~算法,结论证实该系统切实可行,各项指标满足系统要求。该系统可应用于遥测多路噪声数据。     

DSP实时图像处理系统

阐述了高速图像目标测量系统的DSP实现,运用了高性能DSP(TMS320C6202)完成实时图像目标处理,研究了一种快速图像匹配的相关跟踪算法,并结合大规模可编程逻辑阵列CPLD进行逻辑控制和现场可编程门阵列FPGA对采集的视频图像做预处理.实验证明该系统性能可靠,跟踪效果较好,并有较高的实时性.     

基于ispLSI 1032E的数字式移相信号发生器

ispLSI 1032E是美国Lattice公司的一款在系统可编程(ISP)的高密度复杂可编程逻辑器件(CPLD).介绍了ispLSI 1032E的基本结构及其开发软件ispDesignEXPERT的应用.在此基础上,文中给出了基于ispLSI 1032E和直接数字频率合成(DDS)技术的数字式移相信号发生器的基本原理以及主要模块的设计.全数字化设计,使得该系统控制方便灵活.     

CPLD在基于PCI总线的功率模块设计中的应用

针对机电一体化开发平台中微处理器模块与功率模块通过PCI总线实现通信．介绍了一种基于复杂可编程逻辑器件（CPLD）的驱动直流电机的脉宽调制（PWM）电路设计。该电路设计可产生三路占空比与频率可调的PWM信号,实现PWM控制直流电机。     

嵌入式车牌识别系统的硬件电路设计

基于数字信号处理器(DSP)TMS320VC5416和复杂可编程逻辑器件(CPLD)的嵌入式车牌识别系统的硬件设计,利用视频处理芯片SAA7111作为视频A/D,在CPLD的控制下将采集到的图像数据写入帧存储器中,DSP对图像数据进行实时分析处理。采用"乒乓"存储结构,实现了图像数据的采集和处理的并行运行。识别结果通过串口传到上位机或者保存在E2PROM中,实现了车牌识别系统脱机、联机工作,在实时高速图像处理系统中有广泛的工程技术应用前景。     

小型化高性能多模式宽带合成源方案设计

针对现代电子系统和分析仪器对合成源宽频段、多频点和小体积的要求,设计了一种宽带合成源方 案。在锁相环电路的基础上加入可编程逻辑控制电路,运用多模式控制锁相环(PLL)电路中的反馈分频比,使模块 分别实现零、开关和串行外设接口(SPI)三种控制模式,从而获得单点频、多点频和宽频段合成源三种状态。采用 Hittite 公司HMC833LP6GE 集成锁相芯片和Altera 公司EPM570T100C5 的复杂可编程逻辑器件(CPLD)控制器实现 了三模式、频率范围为25 MHz ~6000 MHz,性能指标达到仪器级别的宽带合成源,包括稳压模块在内体积为60 mm× 65 mm×15 mm。     

运用CPLD/FPGA实现电源逆变控制电路

随着电子技术的不断发展与进步,电子系统的设计方法发生了巨大的变化,EDA技术的芯片设计正在崛起,必将逐步替代传统的设计方法,并成为电子系统设计的主流,大规模可编程器件CPLD/FPGA是当今应用最为广泛的可编程专用集成电路,这里介绍其在逆变电源控制电路上的应用,说明他具有缩短开发周期,降低成本,提高系统可靠性等优点。