“LongtiumC2”微处理器流水线设计

介绍一款32位CISC结构微处理器“LongtiumC2”的流水线设计。针对CISC结构微处理器流水线设计的难点,采用微指令流水执行等技术,设计了“LongtiumC2”的7级流水线结构,以及与流水线相关的处理机制和精确中断的实现机制,实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合结果表明,该流水线设计能够满足“LongtiumC2”微处理器的功能和性能要求。     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

高性能微处理器微体系结构级功耗模型及分析

基于Itanium2微处理器体系结构提出单时钟和多时钟域两种基准模型；对处理器的电路级特性进行微体系结构级抽象，建立了参数化的峰值功耗估算模型；提出事件调度算法，实现了多时钟域处理器系统的行为级模拟；以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型．与其它同类模型Wattch相比，该模型能够支持多时钟系统的模拟，峰值功耗估算精度高了约3％，而模拟速度提高了42％．通过实验说明了多时钟域的功耗特性，在一种多电压和频率环境下，多时钟域处理器的功耗和能量分别降低了21％和38％．该模型可以很好地应用到体系结构级低功耗研究设计．     

LS-RISC指令级功耗模型的开发

针对笔者自主研制的LS-RISC微处理器,讨论了其指令级功耗模型的开发.为了降低指令间效应对功耗分析带来的复杂度,按照指令执行时经过的功能部件,对指令进行重新分类,使得分析的复杂度由O(n2)减小到了O(n).功耗模型的成功开发,为低功耗编译和软件功耗优化奠定了基础.     

可重配置处理器的体系结构级功耗模型与分析

按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。     

LS—RISC指令级功耗模型的开发

针对笔者自主研制的LS-RISC微处理器,讨论了其指令级功耗模型的开发。为了降低指令间效应对功耗分析带来的复杂度,按照指令执行时经过的功能部件,对指令进行重新分类,使得分析的复杂度由O(n2)减小到了O(n)。功耗模型的成功开发,为低功耗编译和软件功耗优化奠定了基础。     

低功耗、高性能RISC-Ⅴ处理器的研究与设计

针对嵌入式物联网设备对处理器小面积、低功耗、高性能的需求,提出一种顺序发射、乱序执行、乱序写回的三级流水线结构,设计了一款基于开源RISC-Ⅴ指令集的32位低功耗高性能处理器,支持RISC-Ⅴ基本整数运算、乘除法指令集,采用WFI休眠指令与时钟门控技术实现休眠模式.在VCS环境下验证了处理器的逻辑功能,通过SMIC 110 nm工艺库在DC环境下完成了逻辑综合,得到了处理器功耗为0.21 mW,面积开销为20.5k个逻辑门,最后通过运行Core Mark跑分程序测试处理器性能,指令执行速度为2.54 CoreMark/MHz.验证结果表明,本设计同时兼顾了处理器功耗与性能,可以很好地应用于小面积、低功耗、高性能的嵌入式场景.     

一种增强的低功耗的嵌入式系统设计

嵌入式系统片上Cache功耗是微处理器的功耗的最主要部分.提出新的低功耗技术,将Filter Cache方法与Loop Table方法相结合,无需增加新的指令,不需要复杂的硬件结构,并可针对具体的应用程序对处理器系统结构进行定制.     

"龙腾R2"微处理器精确中断优化实现

介绍了"龙腾R2"微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制.在"龙腾R2"微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍.     

基于对指令数据区分访问的混合cache低功耗策略*

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45％,总功耗降低了23.1％。     

《网页制作》课程实践教学模式的探索与设计

为了提高学生网页制作的水平,分析了《网页制作》课程实践教学模式的现状及存在问题,设计了和市场结合 的实践教学模式,分析了该模式的优点,指出该模式可以有效提高学生网页制作的水平。     

基于DA算法的二维离散余弦逆变换的ASIC设计

离散余弦变换已成为图像压缩中一标准技术，本文给出了基于DA的二维离散余弦逆变换（2－DIDCT）的ASIC设计。本设计通过采用快速1－DIDCT算法及基于DA算法的乘法累加器来减少面积、加快速度。设计采用自顶向下设计方法，用VHDL进行描述，整个系统在SYNOPSYS工具上进行设计及仿真，最终综合到门级电路。     

A Switching Anti-windup Design Using Multiple Lyapunov Functions

This technical note proposes a switching anti-windup design, which aims to enlarge the domain of attraction of the closed-loop system. Multiple anti-windup gains along with an index function that orchestrates the switching among these anti-windup gains are designed based on the min function of multiple quadratic Lyapunov functions. In comparison with the design of a single anti-windup gain which maximizes a contractively invariant level set of a single quadratic Lyapunov function as a way to enlarge the domain of attraction, the use of multiple Lyapunov functions and switching in the proposed design allows the union of the level sets of the multiple Lyapunov functions, each of which is not necessarily contractively invariant, to be contractively invariant and within the domain of attraction. As a result, the resulting domain of attraction is expected to be significantly larger than the one resulting from a single anti-windup gain and a single Lyapunov function. Indeed, simulation results demonstrate such a significant improvement.      

基于ARM和FPGA的NoC资源网络接口驱动设计与实现

将ARM处理器作为NoC系统中的一个资源节点,设计了资源网路接口,基于Linux操作系统的基础上,编写了FPGA设备的驱动程序。在典型的3×32DMesh结构的NoC系统中进行了测试,结果表明该设计实现了ARM处理器资源节点和NoC系统中其他IP核数据的高速、可靠传输。     

WWW Business Applications Based on the Cellular Model

A cellular model based on the Incrementally Modular Abstraction Hierarchy(IMAH)is a novel model that can represent the architecture of and changes in cyberworlds,preserving invariants from a general level to a specific one.We have developed a data processing system called the Cellular Data System(CDS).In the development of business applications,you can prevent combinatorial explosion in the process of business design and testing by using CDS.In this paper,we have first designed and implemented wide-use algebra on the presentation level.Next,we have developed and verified the effectiveness of two general business applications using CDS:1)a customer information management system,and 2)an estimate system.     

VHDL事件驱动模拟核心库

论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库，它采用事件驱动的模拟算法进行元件调度，使其适用于同步电路和异步电路的模拟，采用多值延迟模型，可同时完成功能验证和时序验证工作；采用多数据类型表示形式，适用于从系统行为级，寄存器传输级到逻辑门级的设计模拟验证工作，模拟核心库使用标准C＋＋语言设计，采用面向对象编程思想构造核心库的结构，并使用C＋＋虚接口为被模拟供简单的建模接口，通过实验证明此模拟核心库具有简单，正确，高效，可扩充和平台通用等优点，适合于编译型模拟系统的构造。     

Design of multiple anti-windup loops for multiple activations

This paper considers anti-windup design for linear systems subject to actuator saturation.Three anti-windup gains are designed for activations immediately at the occurrence actuator saturation,after the saturation has reached a certain level and in anticipation of the occurrence of saturation,respectively.The design is based on the minimization of L 2 gain from the disturbance to the controlled output of the resulting closed-loop system.Traditional anti-windup scheme involves a single anti-windup loop for immediate activation.A recent innovation is to design a single anti-windup loop for delayed or anticipatory activation,as well as to design two anti-windup gains,one for immediate activation and one for delayed activation.Our design of three anti-windup gains for three different activations is shown through simulation to lead to significant further performance improvement over the previous activation schemes.     

基于角模块链的不确定模块布图规划算法

布图规划是VLSI/SoC设计的重要步骤之一。为了缩短设计周期,在设计阶段的早期,也就是在模块物理信息没有完全确定之前就要进行布图规划,从而能估计出所设计的芯片的有关性能。因此,就必须开展不确定模块的布图规划研究。提出了一种基于角模块链(CornerBlockList,CBL)的不确定模块布图规划算法,采用模拟退火算法进行优化。实验结果表明,对于系统中有30%的模块信息不确定时,所获得的面积方差在1%左右,该算法是有效的。     

面向访问验证保护级的安全VMM形式化原型系统设计和实现

操作系统是计算机软件系统的基础,具有控制逻辑复杂、安全性和可靠性要求高等特点。在国内外高等级安全操作系统的规范和标准中,都提出了对内核进行形式化规范和验证的要求。近年来国内相关研究机构相继开发了满足GB 17859-1999“强制访问控制级”和“结构化保护级”的安全操作系统原型,但对更高级别的安全操作系统的研发尚属空白。在“面向访问验证保护级安全操作系统”课题的研究中,设计并实现了一个基于Haskell的安全VMM原型系统—CASVisor.CASVisor严格定义了系统的形式化规范,可用于指导高性能的C程序的实现,并为形式化的分析和验证打下基础,同时CASVisor具备模拟功能,以便实施基于快速原型的开发方法。