基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

FPGA和以太网的实时视频图像传输系统

<正>为了实现对高清视频图像的实时稳定的传输,基于当前成熟高速可靠稳定的以太网,结合具有强大并行处理能力的FPGA设计了一种基于FPGA和以太网的实时视频传输系统。该系统主要采用了Altera公司的Cyclone Ⅳ系列FPGA开发板,OV5640摄像头作为视频图像数据采集口,数据通过SDRAM读写FIFO,写入读出SDRAM,以太网数据通信模块读出数据后进行数据格式封装,经过RJ45以太网接口,最终视频图像在显示器上显示。     

基于ARM和FPGA的图像识别系统

本文设计了一个基于ARM和FPGA的图像识别系统。系统被分为两个模块:视频采集和图像初步处理模块,其由COMS摄像头,SDRAM,FPGA模块组成,完成图像的采集存储和传输;视频识别和管理模块,由ARM MCU,SDRAM,按键开关,FLASH,USB接口和VGA接口组成,完成系统控制和结果显示。系统通过COMS摄像头采集图像,经过初步处理送往ARM MCU进行特征比较完成识别。     

基于FPGA的数字视频监控系统设计

详细介绍了基于FPGA的视频监控系统设计。该系统具有高精度、高速和高效等优点,设计灵活。用Verilog HDL语言来实现各个模块的编写,使硬件设计更简单。该系统通过OV9650摄像头获取图像数据,经过FPGA采集、缓存、数据变换,最终在VGA显示中显示。     

基于FPGA 的大视场图像实时拼接技术的研究与实现

鉴于目前普遍采用软件方法获得大视场视频图像操作不便且实时性受限的缺陷,研究并设计了一种基于FPGA的可编程技术来实现多个摄像头视频数据实时拼接的大视场成像系统。系统通过APTINA公司的彩色CMOS图像传感器MT9M034获取原始视频图像信息,以Xilinx公司的Virtex-5系列FPGA为核心完成视频数据的实时采集、缓存、拼接及传输。图像拼接部分首先对原始图像进行亮度差异自动调节的预处理以提高整体的拼接效果,然后利用相位相关法完成相对平移量信息检测,对原始图像进行配准,最后采用线性加权融合算法对相邻两幅图像的重合区域进行融合处理,使拼接之后的大视场图像达到渐进渐出平滑过渡的效果。实验结果表明,该成像系统简单可靠,有效地增大了可观测视场,经过拼接处理之后的大视场视频图像清晰度高、实时性强,具有一定的代表性和实用性。     

基于VS6724的FPGA视频接口设计及解压缩实现

小体积、低功耗的视频传输系统的设计是包括WBAN在内的许多无线应用的关键技术之一。本文通过将小型手机摄像模块与低功耗的FPGA结合进行基带处理,设计了一种视频图像传输系统,其功耗在0．5W以下,能够在接收端将摄像头压缩的数据通过PC端的解压缩以及连续图像的处理,完成接收数据的图像显示和存储功能。     

基于CMOS摄像头与FPGA的位置检测系统设计

提出采用CMOS数字摄像头采集并提取黑色胶条位置来控制冷却转鼓速度的方法.系统以FPGA作为核心控制器,采用两片SRAM进行乒乓操作,FPGA根据CMOS摄像头输出的同步信号,将采集到的图像信息存储到一片SRAM中,同时读取另一片SRAM中的图像数据并进行图像处理,黑色胶条位置检测采用简单的灰度阈值二值化方法.给出了部分采集图像及仿真结果.采集图像显示,CMOS摄像头成像质量满足工程要求.仿真结果表明,系统实现了SRAM的乒乓操作,并完成了黑色胶条位置检测.系统与冷却鼓连接,实际运行可靠.     

改进的基于TMS320DM642的疲劳检测系统

针对疲劳检测算法中大数据量、高速传输、复杂运算的实际需要，设计了以SAA7115为视频采集A／D、DSPTMS320DM642为核心处理器、SAA7105为视频输出D／A，并以FPGA控制输出来实现增强显示功能的实时视频处理系统。该系统采用双摄像头控制采集数据，可以满足多路视频的实时采集、处理、显示需求，可以作为疲劳检测算法、视频处理和图像处理的硬件平台。     

基于FPGA的视频字符叠加的设计与实现

设计了一种基于FPGA的视频字符叠加系统,利用视频解编码芯片和FPGA对视频数据进行采集和处理,生成所需的带字符的视频.介绍了系统的硬件构成、YUV数字视频信号、PC控制、视频字符叠加的原理和具体的程序设计思想,并对其中的难点进行了详细分析.本设计可以在视频的任意位置叠加字符和图像,内容变动时容易修改.     

数字视频控制芯片的设计

CMOS图像传感器技术逐渐成熟并广泛应用.设计了一款用于CMOS数字摄像头的视频控制芯片,满足30 f/s(帧/s)的视频采集、处理、存储与显示;该芯片集成摄像头寄存器配置块与数据采集接口、外缓存SDRAM接口、外转存储接口以及图像阵列显示接口;设计通过Verilog硬件描述语言进行RTL(Register Transistor Level)建模,在FPGA开发板上进行验证.实验结果证明,该控制芯片可以作为独立专用集成电路,嵌入式应用在数字视频系统中.     

实时视频信号的Sobel边缘检测的FPGA实现

在实时视频信号处理中,由于边缘检测等图像处理算法的数据量大,系统采用FPGA+DSP的图像处理方案。利用FPGA可对数据并行处理的特点,在FPGA中实现数据量大、处理速度要求高,但算法结构简单的低层处理算法。文中介绍了在FPGA中实现Sobel边缘检测算法的方法,并提出了自适应阈值的处理方案。实验结果证明,FPGA能够对实时视频信号完成Sobel边缘检测,且自适应阈值模块保证了系统在环境亮度变化的情况下,得到良好的边缘检测效果。     

基于FPGA视频和图像处理系统的FIFO缓存技术

通过研究视频图像处理和视频图像帧格式以及FIFO缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIFO缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。ChipScope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。     

基于SOPC的MPEG4视频解码器的设计方案

随着图像采集、显示分辨率、高级压缩以及视频智能技术的进展,视频应用的处理带宽也在不断增加。多变的标准和分辨率要求也使得设计人员无法采用现有的技术。因此,FPGA模块化、可编程及高带宽的优势在视频及图像处理领域越来越明显。本文介绍了一种新的基于FPGA的MPEG4视频解码系统的解决方案———SOPC。整个设计集中在一片芯片内,具有较高性能及灵活性。     

基于FPGA和USB 2.0的数字图像采集系统设计

随着技术的发展,工业检测技术受到人们的重视,其中图像检测由于其具有直观,方便,信息量较全面而使得它在工业检测方面具有重要的应用。以FPGA作为控制核心,设计了一个小型图像采集系统。通过FPGA实现CMOS图像传感器的初始化、图像数据采集、存储、USB接口芯片的控制;使用USB 2.0接口实现图像数据传输;使用VC＋＋编写上位机程序对图像进行实时显示。经过测试,整个系统能够稳定工作,满足设计目标。     

视频运动检测系统的FPGA实现

文中介绍了基于FPGA的视频运动检测系统,使用专用视频处理芯片和FPGA实现了高速的数字视频处理,选用SRAM作为视频数据的外部存储器,满足了运动检测处理的需要.采用FPGA实现系统设计,可提高系统的处理速度,同时具有良好的灵活性和适应性.     

基于FPGA的视频图像去雾系统的设计与实现

基于FPGA设计与实现视频图像实时去雾系统.该系统基于暗原色去雾模型,直接估算雾的浓度并恢复出高质量的去雾图像,具有并行运算能力强、接口逻辑丰富等特性,为构建实时、便携的视频图像实时去雾系统提供了一种有效、可行的解决方案.实验结果表明,通过合理的硬件架构设计,该系统完全可达到视频去雾的实时处理.     

短波InGaAs红外面阵视频成像系统技术研究

短波红外是红外探测领域的重要应用波段。针对短波红外在薄雾、阴霾、夜晚等条件下的视频成像应用背景,提出了完整的面阵凝视视频成像系统方案,基于320×256短波红外InGaAs面阵探测器完成了成像系统原理样机的设计和性能测试,且为满足视频级数据流的实时性要求,基于FPGA实现了硬件上的非均匀性校正。实验结果表明:成像系统电路设计合理有效,噪声低、体积小,满足系统指标和探测器工作要求,探测器在视频工作条件下性能良好,获取了有效的高质量短波红外视频图像。     

基于FPGA局部视频图像任意比例缩放系统

提出了一种基于FPGA局部视频图像实时缩放系统的架构,能够在水平和垂直方向上独立缩放操作,并保证截取的视频局部图像在水平和垂直方向可缩放到目标大小。在需要缩放和显示局部视频图像的定位、监视领域或者车牌字符识别系统中,此架构能够实时高质量地完成局部视频图像的任意比例缩放处理,并在VGA显示器的任意指定区域显示。最后通过FPGA验证,该架构能够将视频局部图像准确地归一化到规定的大小,并且很好地保留图像的重要信息。     

基于ARM9的多路视频采集系统设计

针对近景大视场图像采集,提出了一种基于ARM9芯片S3C2410的多路视频采集系统。使用四个CMOS摄像头（OV7660）进行图像的采集,摄像头输出8位RawRGB格式的图像数据流。系统利用一片FPGA接受摄像头的输出时序,并参考这个时序控制SRAM地址将4个CMOS摄像头的一帧图象数据缓存于4个8位的SRAM中,然后通知ARM读取。ARM以32位总线同时读取图象数据后,将RawRGB格式的图像数据转换成常用的RGB格式,然后显示在LCD上。     

数字视频采集回放系统的SoPC设计

介绍了一种基于SoPC技术的嵌入式数字视频图像采集控制模块的设计方案,通过在CycloneⅡFPGA上配置NiosⅡ软核处理器、ADV7181的I2C配置模块、视频图像采集模块、视频图像解码及颜色转换等相关接口模块来实现硬件平台,并利用Altera公司的软件集成开发环境NiosⅡIDE进行软件设计来控制整个采集流程.对...