基于DSP实现舰船目标检测与跟踪

DSP作为数字信号处理平台,随性能的不断提高其应用越来越广泛。TI公司的C64XX系列,主频达到1.1 GHz,处理速度达到9 000 MIPS。基于单片C6416的DSP处理系统可以实现导航雷达中目标杂波的恒虚警处理、目标量化检测与跟踪,充分结合DSP的特点,采用DSP/BIOS实时内核,根据功能的不同采用硬件中断、软件中断和任务的方式实现功能的分配和调度,可以在24 n mile的覆盖范围内,每周4 096个方位。A/D采集点距离分辨率3 m的条件下,检测和跟踪200个目标,跟踪算法选用α-β滤波算法。     

基于多片TS101并行信号处理系统的实现

针对ADI公司虎鲨处理器的性能和特点,提出由4片TigerSHARCDSP101芯片构成的基于标准cPCI总线的紧耦合信号处理系统;对各DSP间的连接方式、数据传输和软件控制进行了分析。该系统成功应用于某雷达的信号处理机,并行实现自适应滤波处理、相关积累和横虚警检测等处理,对其雷达的主要信号处理模块在系统中的实现算法进行分析,估计其运算量。运行结果表明,其多DSP构成的系统不仅可行,而且结构简单?易于实现且处理能强。     

SharcFIN接口芯片在LFMCW雷达信号处理机上的应用

在多片DSP复杂信号处理系统中，接口设计已成为数字信号处理研究的关键。本文介绍了SharcFIN芯片的结构和功能，SharcFIN芯片可以为DSP总线、PCI总线、SDRAM，FLASH等设备提供灵活方便的接口，并为DSPPCI提供中断多路复用器。LFMCW雷达信号实时处理系统中，分析了信号处理中的需求和限制，并利用SharcFIN接口芯片设计了双片ADSP-21160处理系统，实现雷达信号的实时处理以及处理系统与主控机之间的实时通信。     

基于DSP的雷达地物杂波模拟与实现

利用DSP模拟雷达杂波信号进行雷达性能测试和抗干扰性能测试,是雷达电子对抗训练的重要手段。文中从雷达杂波的分布特性出发,分析了低分辨率雷达地物杂波的幅度概率密度统计特性和功率谱特性。并根据分布特性建立了低分辨率雷达杂波模拟算法模型,以ADSP-BF533为核心,进行相应的软件设计,实现了一种雷达杂波实时模拟系统,能够满足一般动目标检测、动目标显示体制雷达的性能测试和抗干扰训练。     

基于专用集成电路的雷达动目标检测信号处理器

雷达动目标检测的实时信号处理原来一般用模拟器件和通用数字信号处理器（ＤＳＰ）实现。本文设计了基于数字专用集成电路的雷达目标检测实时信号处理系统，本文对该信号处理系统的雷达背景视频产生，单元平均恒虚警率（ＣＦＡＲ）检测，杂波图形成，动目标提取，视频信号积累，雷达定时器和控制等用现场可编程门阵列（ＦＰＧＡ）进行了专用集成电路设计，该系统性能稳定，抗干扰能力强，体积小，便于调试，已投入实用。     

一种雷达视频信号模拟器的设计

作者给出了一种机动多目标雷达视频信号模拟器的软硬件设计方案，它可实时输出所需的多个动目标雷达视频信号，雷达信号的类型、目标的数量、目标的回波特性、目标的运动特性、杂波的类型及参数等均可方便地进行设置。该模拟器可满足各种雷达信号处理算法（如杂波抑制、恒虚警检测、动目标跟踪、多基地数据融合等）的测试与效果分析，以及对雷达信号处理机等进行性能调试与测试的需要。     

杂波谱估计及其在雷达动目标处理中的应用

重点介绍了雷达系统中采用的杂波估计方法。杂波估计是雷达信号处理中抑制气象杂波及海杂波的基础，用杂波估计的方法去控制滤波，可减小信噪比损失，提高各种杂波波的抑制能力。     

一种距离高分辨力雷达实时信号处理机的设计与实现

现代高性能的雷达系统对雷达信号处理系统的计算能力、存储能力以及传输能力等提出了更高的要求。以多片高性能的数字信号处理器(DSP)为运算核心,通过高速数据连接网络构成的并行信号处理系统能够满足系统的高速复杂的运算以及大的数据吞吐量的要求。本文在详细分析某型距离高分辨力雷达信号处理机的需求的基础上,提出了适合该雷达信号处理机的系统结构,并采用8片ADI的超高性能浮点DSP芯片—ADSP-TS201S为核心设计并实现了一种高速实时并行信号处理机。该处理机的设计充分考虑了雷达实时信号处理的特点,遵循可编程、可扩展、可重构的原则,为系统性能的提升提供了较大的空间,并可用来构造多种不同需求的雷达信号处理系统。目前,该信号处理机已经调试成功并通过了外场试验。     

机载预警相控阵雷达杂波抑制的时空配对滤波法

抑制杂波一直为机载预警雷达信号处理的关键技术，本文根据机载相控阵雷达侧面阵的杂波谱特点，提出了一种用时空二维配对滤波处理来抑制ＡＥＷ雷达杂波的准最优方法。该方法的特点是运算量小，能实现实时处理，且对低速目标的检测性能较常规的空时级联处理有较大程度的改善，另外，该方法还可以推广到其它非侧面阵的情形。     

基于DSP的雷达数字信号处理通用模块

介绍了基于多个DSP芯片－ADSP21060和大规模可编程器件的雷达数字信号处理通用模块。根据系统处理功能与性是标的不同，构建具有一定拓扑结构的雷达数字信号处理系统。通过信号处理算法并行设计、系统多数据流设计、处理任务合理分配与调度、高效容错的程序设计，实现高速实时雷达数字信号处理。该系统具有结构灵活，可编程性好、可扩展性强的特点。     

雷达／雷达干扰实验系统信号处理机的设计

主要介绍基于DSP与CPLD的雷达/雷达干扰实验系统信号处理机的设计与研制。该信号处理机基于AD-SP-21262与CPLD-EPM7128AE进行设计,具有可扩展性、可编程性和可重构性,能够接受主控单片机的指令,调用不同的子程序模块,完成多种基本雷达信号处理功能,满足了“雷达与雷达对抗”系统实践的目的。     

基于TMS320C6701的某警戒雷达信号处理机的实现

介绍了某警戒雷达信号处理系统的设计与实现。该系统为基于两片高速浮点DSP（TMS320C6701－167）的单板系统,充分利用了TMS320C6701强大的运算能力完成了雷达信号处理机的主要功能,避免使用以往设计中所需要的专用FFT芯片、乘法器芯片及其它专用的运算芯片。与过去的雷达信号处理机相比,该系统设计简洁、灵活,降低了成本,提高了系统的可靠性。     

基于“魂芯一号”的雷达信号处理机设计

以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。     

Tiger SHARC DSP在雷达信号处理中的应用

ADSP Tiger SHARC 101S数字处理器是美国Analog Device公司最新推出的定／浮点信号处理器，该处理器对大的信号处理任务和通信结构进行了专门的优化，能够方便实现多片并行处理系统扩展。介绍了Tiger SHARC DSP芯片的主要特点，并用多片Tiger SHARC DSP芯片构成了一个典型的通用雷达信号处理系统，估计了系统的运算量，讨论了DSP复位波形的要求以及与CPLD配置芯片的关系，说明了DSP的电源供电和功耗的计算方法。该系统具有结构灵活、可编程性好、可扩展性强的特点。     

基于FPGA和DSP的被动雷达信号分选处理器的设计

介绍了基于DSP和FPGA的末制导雷达信号处理机分选软硬件的设计及实现,该系统以一片DSP为主处理器,配合FPGA及其他外围电路用于实现雷达信号的分选跟踪。由于采用DSP＋FPGA,不仅很好地实现了实时性,而且系统集成度高,可靠性好,易于修改,使用灵活,因此具有较强的实用价值和参考价值。     

用ADSP-TS201芯片架构的雷达数字信号处理机

介绍了ADI公司新型DSP芯片ADSP-TS201的主要性能,利用其超高性能的处理能力和易于构造多处理并行系统的特点,实现通用的雷达信号处理平台。采用将信号处理机划分为若干个模块的设计方法,使得研制周期短,系统可重构性好,对算法的适应性强。     

嵌入式车牌识别系统的硬件电路设计

基于数字信号处理器(DSP)TMS320VC5416和复杂可编程逻辑器件(CPLD)的嵌入式车牌识别系统的硬件设计,利用视频处理芯片SAA7111作为视频A/D,在CPLD的控制下将采集到的图像数据写入帧存储器中,DSP对图像数据进行实时分析处理。采用"乒乓"存储结构,实现了图像数据的采集和处理的并行运行。识别结果通过串口传到上位机或者保存在E2PROM中,实现了车牌识别系统脱机、联机工作,在实时高速图像处理系统中有广泛的工程技术应用前景。     

高频地波雷达发射机监控系统设计

针对高频地波海态雷达的特点以及雷达远程监控的需求，提出了一种基于DSP和CPID技术的雷达发射机监控系统设计方案，详细介绍了发射机监控系统的软硬件设计。该监控系统用于实时监测高频地波雷达发射机的运行状态和发射波形，对发射机实施自动故障检测与远程控制。本设计中利用DSP完成高速数据采集与处理，利用CPLD完成高速串行数据通信；采用了间断采集、连续传输的方法对发射机进行监测，降低了串行通信传输的数据量，进而保证监测与控制操作的实时性。     

实时信号处理系统CPCI接口设计

新一代雷达的信号处理有实时性、通用性强的特点,该文给出了一种基于CPCI标准总线的实时信号处理系统,重点阐述了DSP和CPCI主机通信的接口设计。主机通过CPCI总线可以对DSP进行程序加载和运算结果的监测,充分利用了计算机资源。文中设计主要利用CPLD和桥接芯片PCI9656来实现,详细说明了PCI9656主从工作模式以及CPLD对PCI信号和局部信号的转换,最后给出了电路框图和时序仿真图。