VLSI集成电路参数成品率及优化研究进展

VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素,随着集成电路(IC)进入超深亚微米发展阶段,芯片工作速度不断增加,集成度和复杂度提高,而工艺容差减小的速度跟不上这种变化,因此参数成品率的研究越来越重要.本文系统地讨论了参数成品率的模型和设计技术研究进展,分析不同技术的特点和局限性.最后提出了超深亚微米(VDSM)阶段参数成品率设计和成品率增强面临的主要问题及发展方向.     

VLSI气密封帽成品率统计分析

一、概述随着VLSI技术的不断进步，封装形式日趋多样化，各种高密度封装形式如LCC、QFP、PGA、BGA纷纷出现，封装所需要费用越来越高。在VLSI的气密封装诸工序中，气密封帽是自动化程度相对较低的环节。这样，气密封帽的成品率就成为影响总的封装成品率的关健因素。因而，对气密封帽成品率进行统计分析，找出其影响因素并制定相应的改进措施，这对稳定和提高封帽成品率是非常重要的。二、封帽不合格品分类VLSI的气密封装主要有DIP、LCC、QFP和PGA等几种形式，由于密封工艺的不同，通常又可分为平行缝焊、低温玻璃封帽（俗称…     

统计逼近下的集成电路成品率优化方法

考察了集成电路统计最优化问题的特殊性,用统计方法逼近合格电路中接受域,并以此模型估计参数成品率,进行成品率优化,并结合ＣＭＯＳ集成运放电路的设计验证了方法的可行性。     

集成电路局部缺陷模型及其相关的功能成品率分析

大规模集成电路（VLSI）使亚微米特征尺寸的大面积集成电路制造以及集成数百万个器件在一芯片上成为可能。然而,缺陷的存在致使电路版图的拓扑结构发生变化,产生IC电路连接错误,导致电路丧失功能,从而影响IC的成品率,特别是功能成品率。文章主要对缺陷的轮廓模型、空间分布模型和粒径分布模型作了介绍;对集成电路成品率的损失机理作了详细论述。最后,详细介绍了功能成品率的分析模型。     

VLSI3-维容错结构及其成品率分析

本文研究ＶＬＳＩ电路的ＮＰＩＲＡ结构及其成品率,分析间隙冗余阵列的（ｓ,８）类结构,提出最优的（ｓ,８）间隙冗余阵列的定义,同时给出了最优的（ｓ,８）间隙冗余的成品率的下界表示．     

一种基于非参数统计的微波集成电路成品率优化算法

给出了一种新的微波集成电路成品率优化算法——基于非参数统计的成品率快速优化算法。利用该方法，仅需要较少的仿真次数或直接利用非参数统计成品率分析算法的结果，便可直接得出一组或几组参数的成品率优化值，有效地缩短了优化时间。算例表明，该方法对微波集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值。     

提高集成电路后工序成品率的方法

本文从生产实际出发 ,剖析了影响集成电路后工序成品率的原因 ,并针对生产线工序指数能力着手 ,找到了解决问题的方法 ,使成品率有了很大的提高     

集成电路功能成品率模拟与设计方法

本文基于在缺陷空间分布和粒径分布的模型，研究并讨论了计算集成电路（ＩＣ）功能成品率的理论和模拟ＩＣ功能成品率的方法．为了验证所研究方法和模型的正确性，对测试图样和实际ＩＣ的功能成品率进行模拟，并分析了影响功能成品率的几个因素，得到了有益的结果．     

IC参数成品率全局优化的映射距离最小化算法

提出了一种新的集成电路参数成品率的全局优化算法--映射距离最小化算法.该算法采用了均匀设计与映射距离最小的耦合优化,每次迭代模拟次数很少,优化过程明显加速.另外,给出了一种粗略估计空间点集均匀性的方法--k近邻密度估计,在有效时间内判断一个空间点集的均匀性.模拟结果表明,该算法对集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值.     

IC参数成品率全局优化的映射距离最小化算法

提出了一种新的集成电路参数成品率的全局优化算法--映射距离最小化算法.该算法采用了均匀设计与映射距离最小的耦合优化,每次迭代模拟次数很少,优化过程明显加速.另外,给出了一种粗略估计空间点集均匀性的方法--k近邻密度估计,在有效时间内判断一个空间点集的均匀性.模拟结果表明,该算法对集成电路进行快速成品率优化设计及提高电路设计的稳定性具有较好的应用价值.     

微波单片集成电路的成品率优化

采用建立管芯等效电路模型、灵敏度分析以及统计勘探法对微波单片集成电路进行成品率优化，并编制了软件，加入到ＧａＡｓ ＩＣ ＣＡＤ系统中。应用该软件对Ｘ波段低噪声ＭＭＩＣ、超宽带ＭＭＩＣ放大器进行了设计，成品率有较大的提高，电路性能有所改善。     

提高集成电路后工序成品率的方法

本文从生产实际出发，剖析了影响集成电路后工序成品率的原因，并针对生产线工序指数能力着手，找到了解决问题的方法，使成品率有了很大的提高。     

VLSI成品率重心游移算法的一个几何解释

超大规模集成电路 (VL SI)中的参数成品率最优化问题一直是集成电路可制造性设计的重点研究问题 .尽管重心游移算法提出得较早 ,由于其固有的优点目前仍被研究和推广 .文中从一个新的角度 ,即几何学原理上探讨了最优的重心游移算法的原理 ,使最优方向的几何图像更加明确     

基于工艺参数扰动的IC参数成品率多目标优化算法

在芯片制造工艺中,参数扰动影响了集成电路（Integrated Circuit,IC）成品率,使不同参数成品率间存在着此消彼长的相互制约关系,而目前IC参数成品率优化算法却主要局限于单一优化目标问题。本文提出一种基于工艺参数扰动的参数成品率多目标优化算法。该算法针对漏电功耗成品率及芯片时延成品率,首先构建具有随机相关性的漏电功耗及芯片时延统计模型;随后根据其相互制约特性建立基于切比雪夫仿射理论的参数成品率多目标优化模型;最后利用自适应加权求和得到分布均匀的帕雷托优化解。实验结果表明,该算法对于具有不同测试单元的实验电路均可求得大约30个分布均匀的帕雷托优化解,不仅能够有效权衡多个优化目标间的相互制约关系,还可以使传统加权求和优化方法在帕雷托曲线变化率较小之处得到优化解。     

可测试设计法提高集成电路成品率

现今,集成电路芯片设计中,门计数和复杂程度日益增加,IBM公司的专用集成电路(ASIC)的平均设计量为1.3百万门。1998年出现首次突破5百万门(随机逻辑)的设计。这种较大型设计中结构的测试更为困难。RAM、ROM、内核、数据流水线、三态总线和多时种域的高质量能力提出更高要求的测试,而设计周期又不能延长。     

VLSI成品率重心游移算法的一个几何解释

超大规模集成电路(VLSI)中的参数成品率最优化问题一直是集成电路可制造性设计的重点研究问题.尽管重心游移算法提出得较早,由于其固有的优点目前仍被研究和推广.文中从一个新的角度,即几何学原理上探讨了最优的重心游移算法的原理,使最优方向的几何图像更加明确.     

微波单片集成电路的成品率优化

采用建立管芯等效电路模型、灵敏度分析以及统计勘探法对微波单片集成电路进行成品率优化，并编制了软件，加入到ＧａＡｓＩＣＣＡＤ系统中。应用该软件对Ｘ波段低噪声ＭＭＩＣ、超宽带ＭＭＩＣ放大器进行了设计，成品率有较大的提高，电路性能有所改善。     

VLSI成品率统计中的缺陷成团效应及统计参数与面积的关系

本文以负二项分布为基础,在对两个实测统计结果进行分析的基础上,给出了VLSI成品率与缺陷分布统计中有关成团因子与芯片面积关系的模型.在模型的推导中考虑了由于缺陷的成团聚集效应引起的区域之间缺陷分布的相关性这一内在因素.模型与本文给出的两个实测统计结果的一致性很好.