H．264帧内预测模块在TMS320C6416上的并行实现

本文结合DSP芯片TMS320C6416的结构特征，在分析H．264帧内预测模块并行特性的基础上提出了H．264帧内预测模块的并行实现方法。工程实践结果表明，并行处理效果比较理想。     

基于PCI总线的高速DSP图像采集系统

本文设计了一种以PCI总线为数据传输模式,采用通用高速数字信号处理器TMS320C6211的视频图像采集处理系统.该系统以TMS320C6211为处理核心,用CPLD设计系统逻辑控制电路,采用视频输入处理器芯片SAAT113H时模拟视频输入进行前端处理,利用PCI总线技术实现系统硬件与PC机的数据通讯,并完成视频图像显示.     

新一代视频编码标准H.264在高速DSP平台上的实现与优化

本文介绍了新一代视频编码标准H.264性能和技术特点,并讨论了H.264在TMS320C6416上的实现与优化.笔者的工作是在C6416DSP的开发平台NVDK上实现了H.264的独立编解码算法,并对其进行优化,使其达到实时通信的要求,完成一个多媒体通信终端平台.因为代码的兼容性和可移植性,笔者的工作可以方便地移植到TI的新一代媒体处理器DM642为核心的系统中,实现更好的效果.试验结果显示,优化后的编解码器运行速度有了很大提高,在Qcif格式下基本达到了实时编解码效果.     

非合作源雷达中目标检测子系统设计

设计了一种基于多DSP的非合作源雷达目标检测系统,简要介绍了DSP芯片TMS320C6416和C6701的性能,详细讨论了基于多DSP芯片的高速并行数字信号处理系统的结构和设计考虑.     

基于工业以太网的H.264煤矿视频监控系统

在分析视频监控系统网络化趋势和实时性要求的基础上，采用DSP TMS320C6416和ARM微控制器，设计并实现了支持煤矿井下工业以太网传输的嵌入式H.264视频编码器。给出了系统结构原理及硬件设计，实现了DSP编码算法和面向RTP/UDP/IP的NAL接口。测试表明，系统能够进行高质量的视频网络化传输。     

基于FPGA的视频压缩系统预处理模块设计

在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.     

基于DSP的网络传输设计与实现

介绍了TMS320C6416芯片与LAN91C111网卡芯片的硬件接口电路的设计，并将TCP／IP协议嵌入到TMS320C6416芯片中；根据应用的需要对DSP中实现的TCP／IP协议进行了必要的简化，实现了DSP的上网功能。     

TMS320C6416的软件编程优化

TI公司开发的TMS320C6416是目前业界性能最强的芯片之一,目前,它的最高频率为1GHz,指令执行的并行度最高达到8,最大运行处理能力为8000MIPS。本文就基于TMS320C6416芯片的软件编程及其优化进行研究。1器件简介嵌入式系统软件的优化与系统的资源息息相关。TMS320C6416内部资源主     

H.264视频编码及车载图像设备的压缩系统设计

为实现行驶车辆向指控中心无线传输图像的功能,开发一套基于TMS320C6201的H．264嵌入式图像压缩系统;重点阐述在TMS320C6201上实现H．264实时视频编码过程中,对算法程序的开发及优化所做的工作。     

基于DSP的H.264算法的优化与实现

针对TI TMS320C6416 DSP的特点,文中提出了基于DSP的H.264视频压缩算法的优化移植方案。文中重点描述了占用资源比较多的插值算法和搜索算法的优化,结合TIC6416内核结构,进一步优化了DSP上的代码,并使用了DMA技术。实验结果表明,改进后的算法对视频的压缩效果有显著提高。     

Real-time H.264/AVC baseline decoder implementation on TMS320C6416

The H.264/AVC Advanced Video Coding standard (AVC) is poised to enable a wide range of applications. However, its increased complexity creates a big challenge for efficient software implementations. This work develops and optimises the H.264/AVC video decoder level two on the TMS320C6416 Digital Signal Processor (DSP) for video conference applications. In order to accelerate the decoding speed, several algorithmic optimisations have been ported to inverse entropy decoding and intra-prediction modules. The parallelism between algorithm execution and data transfers was fully exploited using Enhanced Direct Memory Access (EDMA) engine. Furthermore, based on the DSP architectural features, various core-specific optimisation techniques were adopted leading to an increase in speed by up to 70%. Intensive experimental tests prove that a real-time decoding on TMS320C6416 DSP running at 720?MHz is obtained for Common Intermediate Format resolution (CIF 352?×?288).     

基于RTP的嵌入式网络化视频采集压缩系统

在分析视频压缩H.264/AVC标准的基础上,采用DSPTMS320C6416和ARM微控制器,设计并实现了一个灵活、高性能的支持网络化传输的视频压缩平台.详细描述了系统结构原理、各部分硬件设计和编码算法过程.该平台把DSP的强大运算功能与嵌入式微处理器的网络传输和远程控制功能相结合,能满足压缩算法多种多样而且复杂的要求,支持RTP/UDP/IP网络协议互联.在工业以太网环境下应用表明,系统具有优秀的PSNR性能.     

一种基于DSP的H.264实时视频编码器软件架构

提出一种适用于通用DSP平台的H.264视频编码器软件架构.以该架构基础实现的H.264视频编码器软件可以高效地运行在DSP系统中,以满足视频应用中对实时编码的要求.通过性能分析工具对原有的软件代码进行分析.找到代码运行效率不高的瓶颈所在,并结合TMS320DM642 DSP的硬件特点,设计出一种新型的H.264视频编码软件架构.最后,在进行了DSP的指令优化以后,该编码器可以对CIF格式的视频进行实时编码.以该架构为基础的H.264视频编码器软件同样也适用于其它通用的DSP平台.     

H.264视频编码在DM642上的实现与优化

设计并实现了基于DSP芯片TMS320DM642的H.264编码器。详细介绍了H.264算法在DSP上的移植和优化。为使编码器达到实时应用的要求,采用基于C64xCPU的软件优化技术,对H.264的一些核心算法进行了C语言级和汇编语言级的优化,并在原算法上进行了改进,基本实现了H.264Baseline的实时编码。     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

基于TMS320C6416T的IP视频电话加密引擎

采用DSP处理器TMS320C6416T,基于AES分组密码算法和SPI总线实现IP视频电话加密通信。设计了系统硬件结构,选择了合理的加密算法和加密方式,提出了高效的通信机制和数据格式,分析了软硬件设计关键环节。