在高压水蒸汽中硅的氧化

在高压水蒸汽中硅的氧化是很有意义的,因为高压氧化能缩短在各种集成电路中氧化物隔离的氧化时间。有关高压氧化的一些报导记述了硅在非常高的压力下(从25到500个大气压)的氧化。在另一篇报导中介绍了一种更适合于半导体器件制造的氧化装置。硅的氧化是在高达1200℃的温度和压强达10个大气压的条件下进行的,但是未作详细的报导。     

硅的高压氧化

本文简要地介绍了硅的高压氧化概况。着重叙述我们目前采用的一种高压水汽氧化方法及其一些实验结果。实验表明本方法对于制备厚膜二氧化硅(>2微米)是简易可行的。同时,介绍了一些用氮化硅掩蔽进行硅的局部氧化试验情况。     

硅的高压氧化

本文介绍了我们自行设计和制作的不锈钢高压室式的微处理机自动控制的高压氧化炉的外形、结构、参数和氧化膜的性质,并从氧化膜的厚度对时间的关系曲线讨论了高压氧化所遵循的规律.     

（100）硅上硅化钽膜氧化性质的研究

本文综述了我们关于Tasi_2/(100)Si膜氧化性质研究的若干实验结果,其中包括常压和高压氧化下的氧化规律、氧化形貌、退火条件、氧化压力等因素对氧化过程中SiO_2-Tasi_x-Si三层结构内Si、Ta、O原子输运的影响。     

氧化多孔硅上制作Cu电感的研究

给出了一种厚膜氧化多孔硅(OPS)层上制作Cu电感的新型工艺技术。由于OPS是一种低损耗的材料,铜的电阻率很低,采用OPS隔离硅衬底和Cu线圈能够降低电感的寄生损耗,提高电感Q值。实验过程中将孔隙度>56%的多孔硅厚膜利用两步氧化法氧化为OPS厚膜,通过种子层溅射/光刻/电镀Cu/刻蚀种子层的方法完成了Cu线圈的电镀。获得了1nH的电感,其Q值在10GHz的频率下达到了9,电感的自谐振频率超过20GHz。     

用水汽氧化系统代替扩散炉

据报导,最近采用的能在高达25个大气压下工作的高压低温水汽氧化系统可代替各种普通的扩散炉。不象较早的HiPOx氢氧氧化系统那样,新的系统采用直接向氧化装置输入去离子水的方法。由于使用了去离子水,高压氧化的工作温度范围比较宽。而且较低的工作温度得到了如下结果:几乎没有晶格缺陷,没有纵向和横向的扩散以及石英管的失透现象。     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

用于微波/射频集成电路的一种新型低损耗介质——多孔硅及氧化多孔硅厚膜

提出在单片微波集成电路(MMIC)中用多孔硅/氧化多孔硅厚膜作微波无源器件的低损耗介质膜.研究了厚度为70μm的多孔硅/氧化多孔硅厚膜在低阻硅衬底上的形成,这层厚膜增加了衬底的电阻率,减少了微波的有效介质损耗.通过测量在低阻硅衬底上形成的氧化多孔硅厚膜上的共平面波导的微波特性,证明了在低阻硅衬底上用厚膜氧化多孔硅可以提高共平面传输线(CPW)的微波特性.     

用于微波/射频集成电路的一种新型低损耗介质——多孔硅及氧化多孔硅厚膜

提出在单片微波集成电路(MMIC)中用多孔硅/氧化多孔硅厚膜作微波无源器件的低损耗介质膜.研究了厚度为70μm的多孔硅/氧化多孔硅厚膜在低阻硅衬底上的形成,这层厚膜增加了衬底的电阻率,减少了微波的有效介质损耗.通过测量在低阻硅衬底上形成的氧化多孔硅厚膜上的共平面波导的微波特性,证明了在低阻硅衬底上用厚膜氧化多孔硅可以提高共平面传输线(CPW)的微波特性.     

多孔硅的形成和性质及其应用

研究了多孔硅膜的制备、性质和应用。在低于临界电流密度的电流下,在浓氢氟酸中进行阳极处理使硅单晶转变成多孔硅膜。当 N 型硅作阳极处理时,用光照射硅表面以产生阳极反应所必需的空穴。在本实验条件下,从 N 型硅上生成薄膜的速率要比从 P 型硅上生成的快些。其晶体结构与硅单晶相同。利用多孔硅能作成几个微米厚。并且容易氧化形成绝缘体这一特性,对于双极型集成电路提出了一个新的隔离技术。该技术的主要特点是提供了一个形成嵌入穿透 N 型外延层的厚绝缘膜的方法,并且不需要过长的热处理.为试验这一技术的实际应用,已进行了初步的实验。     

超低工作电压硅量子元件的开发

松下电器产业公司研制了一种新的硅量子元件.这种元件是面向超低工作电压、超低电能消耗存储器件而开发的,以绝缘膜中的隧道现象作为工作原理.该元件与以往的隧道二极管相比,其特点是在退化的n~+和P~+两电极间存在厚度小于2nm的极薄的氧化膜,与隧道二极管同样,在顺向偏压下,可以得到基于频带间电流的负阻抗特性.在室温状态下,作为硅系元件的性能指标,其电流值的PV(峰一谷)比为2,是世界最高水平.如图1所示,该元件,依靠具有氧化膜高的位垒     

硅基底电子束蒸发铝膜阳极氧化特性

研究了硅衬底上电子束蒸发铝膜,在H2SO4水溶液中阳极氧化形成硅衬底多孔氧化铝复合结构的过程.硅衬底电子束蒸发铝膜的阳极氧化过程主要由多孔氧化铝的生长、氧化铝生长向氧化硅生长的过渡和氧化硅生长三个阶段构成.硅衬底多孔氧化铝复合结构的透射电子显微镜观察表明,在硅衬底上形成了垂直于硅表面的氧化铝纳米孔,而孔底可形成SiO2层.有序结构多孔氧化铝的形成不依赖于铝膜的结晶状态,而是由阳极氧化过程的自组织作用所决定的.实验表明将多孔氧化铝制备工艺移植到硅基衬底上直接形成硅基衬底多孔氧化铝复合结构是可行的,它也为硅基纳米材料的制备提供了一种新的自组织模板.     

超大规模集成电路新技术

日本某公司研制成功一种超大规模集成电路新技术.这是一种称之为BOX法的新的元件隔离技术.它是在用干法腐蚀制成的硅基板的沟槽中去掉隔离区内的硅,然后分两步填入硅氧化绝缘膜.第一步只在元件区周围留下细沟,而其余部分填人绝缘物;第二步再在细沟中有选择地积一层绝缘膜,以实现元件之间有良好的绝缘.     

硅的氧化及二氧化硅

一、前言 硅放在空气中会氧化,在其表面生成SiO_2膜,这种膜厚度一般是30～50埃,是空气中氧和硅进行反应的结果。进行高温加热时可以得到更厚的SiO_2膜。 众所周知,这种硅氧化膜与水晶或石英相同。它作为电绝缘材料具有最高的电阻率(～10~(18)Ωcm(参见第5讲中的图10),而热膨胀系数又小到5～7×10~(-7),以及可利用压电效应作稳定的振荡子等,因而一般说来其应用范围是广泛的。 如表1和表2所示,在硅器件及其制作中,SiO_2作为主要成份材料(二氧化硅玻璃)是何等重要,可以说是不可缺少的。     

硅基铂钛夹层AAO多孔模版制备半导体量子线

制备一种新型硅基铂钛夹层AAO模版,并用这种模版制备量子线阵列.在硅基上依次用电子束蒸镀铂膜、钛膜和铝层,把在草酸溶液中阳极氧化制备AAO模版的方法,移植到制备这种模版中.再用这种模版直流电沉积制备了Znse半导体量子线阵列.SPM表征出相当好的结果,模版孔径和量子线大小一致,且分布均匀.这种模版底层的铂膜提供了量子线的一个电极,基底硅为纳米器件集成提供了平台.     

氮化硅膜的热氧化速率及其对硅氧化的掩蔽能力

在温度范围900℃～1100℃、水蒸汽分压范围0.25大气压～0.95大气压下,评价了氮化硅膜的热氧化。用椭圆法测量了氧化速率,将其结果与同时氧化的硅衬底的结果相比较。生长的氧化物膜与消耗的氮化物膜之厚度比,即转换率为1.64,且其上下波动不大。发现氧化过的氮化物的厚度x_n与t~(2/3)成正比,这里t是氧化时间。这个关系与提出的氧化模型是一致的。品质因素m定义为氮化硅膜的掩蔽能力。发现膜在低温和高水蒸汽分压下氧化时所得到的m值较大。     

硅基高质量氧化锌外延薄膜的界面控制

本文利用反射式高能电子衍射(RHEED)、高分辨透射电镜和选区电子衍射方法,系统研究了Si(111)衬底上制备高质量氧化锌单晶薄膜的界面控制工艺.发现低温下Mg(0001)/Si(111)界面互扩散得到有效抑制,形成了高质量的单晶镁膜,进一步通过低温氧化法和分子束外延法实现了单晶MgO缓冲层的制备,从而为ZnO的外延生长提供了模板.在这一低温界面控制工艺中,Mg膜有效防止了Si表面的氧化,而MgO膜不仅为ZnO的成核与生长提供了优良的缓冲层,且极大地弛豫了由于衬底与ZnO之间的晶格失配所引起的应变.上述低温工艺也可用来控制其它活性金属膜与硅的界面,从而在硅衬底上获得高质量的氧化物模板.     

NEC公司开发1Gb DRAM用的存储单元

NEC公司采用0．2μm电子束曝光技术已制成0．375μm2单元面积1GbDRAM用的存储单元。新存储单元，由于把通过存储单元内的位线作成斜形状，用在IGbDRA负中存储单元面积的“斜位线结构”和“担氧化膜”的低温工艺技术来实现的。斜位线结构，在开位线结构中把通过存储单元内的位线作成斜形状，使存储单元的面积缩小到以前的75％。低温技术是在500t下可实施层间膜的平坦化和布线用触点形成的技术，根施这种技术，可控制但氧化膜的恶化，用氧化膜换算，可使用2．sum的极薄袒氧化股，可与HSG硅结构组合，存储容量为28．5fF。另外，该公司作…     

SOI结构中的薄体效应

本文使用计算机模拟技术,研究了SOI结构中各部分的电势分布和载流子分布.模拟结果表明:对于有均匀掺杂的P型再结晶硅膜的SOI结构,当硅膜厚度小平相应的最大耗尽层厚度时,会出现“薄体效应”.它表现为:在内层氧化层厚度一定时,再结晶膜愈厚,阈电压愈高;在再结晶膜厚度一定时,内层氧化层愈厚,阈电压愈低,最后达到一个定值,与内层氧化层的厚度无关.正界面电荷进一步降低了由P型再结晶膜构成的SOI结构的阈电压.模拟计算表明,为使SOI结构不出现薄体效应,设计原则就是使适当掺杂的再结晶膜厚度大于最大耗尽层厚度.在硅膜厚度小于最大耗尽层厚度时,为使薄体效应的影响减小,应该采用比较低的硅膜掺杂浓度,比较厚的内层氧化硅层.模拟计算表明,利用薄体效应,可以形成以单晶硅为衬底的,阈电压较低的新型薄膜MOS晶体管.模拟计算还表明,对于薄硅膜的SOI结构,用耗尽层近似推出的阈电压公式是一个简单和比较准确的公式.