一种PCM/FM接收机的定时同步设计和实现

时钟同步是接收机的关键问题,传统模拟解调灵活性差,调试复杂。针对测控中常用的PCM/FM体制,介绍了一种全数字接收机的定时同步方法,采用数字转换跟踪环估计定时误差,通过内插计算和反馈控制采样时钟完成误差校正。同步计算全部由软件实现,设计灵活。Matlab仿真及VHDL代码的硬件实测结果表明,该方法同步时间快、定时精度高,适合FPGA实现。     

基于DVB-C的QAM接收机定时恢复算法

研究了符合DVB-C标准的QAM接收机的定时同步算法,该算法通过内插的方法实现符号的同步。对该同步环路进行仿真表明,该算法具有计算复杂度小、适合高阶QAM的解调等优良性能,能很好地完成QAM数字接收机的同步。     

高码率QPSK全数字接收机关键技术研究

时钟同步和载波同步是接收机的关键问题,传统模拟解调可靠性、稳定性差,调试复杂。介绍了一种高码率QPSK全数字接收机的定时同步和载波同步方法,他采用数字转换跟踪环和COSTAS环实现同步。同步计算全部由软件实现,设计灵活。仿真及实测结果表明,该方法是可行的,适合FPGA实现。     

基于FPGA的全数字相干解调器的实现

相干解调方案的抗噪能力和误码性能优良,广泛用于全数字接收机中.载波同步和位同步是其中的关键技术,直接影响到解调性能.本文以QPSK信号为例,用修正科斯塔斯环实现载波同步,用基于数字内插和Gardner算法的锁相环结构恢复定时时钟,并从工程应用的角度论述了相干解调器的硬件设计要点.最后在低成本FPGA芯片上验证了设计的可行性和正确性,该解调器抗噪性能良好,高速且实时,具有很大的工程参考价值.     

全数字高阶QAM解调系统的设计

给出了一种适合高阶256QAM的全数字QAM解调方案，提出自适应改变环路带宽的极性判决载波恢复算法以及基于CMA算法和SGA算法的盲均衡算法，并且结合内插滤波器对整个解调系统进行了优化。算法用FPGA实现并成功应用到高阶QAM接收机中。     

全数字QAM解调器的设计与FPGA实现

正交幅度调制(QAM)是一种频谱利用率较高的调制方式。分析了影响解调性能的主要因素以及解决方法,提出了一种QAM解调器的全数字实现结构。介绍了符号同步环路的构成,在设计中采用FARROW结构立方内插器,内插控制器为内插器提供控制变量,对内插控制器的实现进行了详细介绍,定时误差提取采用Gardner算法。采用结合均衡的载波恢复混合结构,显著提高了载波恢复的性能。所设计的解调器可以应用于通信、侦察接收机中。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

基于内插滤波器符号同步的实现

比较了同步采样和异步采样条件下符号同步实现方法的不同,在全数字接收机中需要采用内插方法来实现符号同步,内插滤波器是一种线性时变滤波器,在工程中可以采用多项式内插函数来近似,采用FARROW结构实现。在此基础上介绍了内插法符号同步环路的结构,组成单元,其中详细介绍了内插控制器和定时误差检测器的原理。在AWGN信道中针对QAM64信号进行了仿真和实现,眼图和星座图恢复良好,该符号同步环路可以应用于侦察接收机的解调器中。     

DSSS接收机中一种延迟锁定环的设计与实现

延迟锁定环（DLL）是扩频接收机中实现PN码捕获和跟踪的一个重要部分，本文介绍了一种基于farrow结构的内插滤波器的延迟锁定环，并进行了数字化实现。通过MATLAB仿真，表明这种延迟锁定环可以比较好的解决PN码同步问题，并FPGA上实现了该算法，使数字解调的硬件实现具有很好的移植性和灵活性。     

全数字QPSK接收机同步技术研究

时钟同步和载波同步是接收机的关键问题,传统模拟解调可靠性、稳定性差,调试复杂。介绍了1种全数字QPSK接收机的定时同步和载波同步方法,它采用最佳采样点提取以及差分相位求解的方法实现同步。同步计算全部由软件实现,设计灵活。计算机仿真结果表明,该方法是可行的,适合DSP实现。     

一种数字调相接收系统定时恢复算法

定时恢复是数字接收机同步系统的关键技术。经典数字接收机为防止最佳采样点抽取发生偏移造成接收信号散点图发散,往往通过锁相环控制抽样器以实现最佳采样点的抽取,而在全数字接收机中,最佳采样点是通过对采样信号进行插值计算得到的。全数字相位调制接收机定时恢复环路主要由平方定时相位偏差估计、定时控制单元和牛顿内插滤波器三部分组成。仿真结果充分表明该环路能够很好的实现MPSK、MQAM信号的定时恢复。     

一种FSK数字解调器的结构与芯片设计

设计了一种基于高性能频移键控(FSK)数字解调器的无线鼠标接收方芯片,该芯片整合了无线解调电路和接口控制电路,能够自动识别PS/2和USB接口。解调器采用一种新颖的全数字方案,包括抽取滤波器、数字锁相环(DPLL)、位时钟恢复和自动频率控制(AFC)等部分,可用于频移键控信号的解调。芯片采用SMIC0.35μmCMOS工艺流片,测试结果表明,解调器性能在Eb/No=8dB时,误码率为10-3,接收机灵敏度为-102dBm,同步范围≤±4.9%Rb(Rb为系统数据速率),AFC范围≤±32%Rb,这些特性完全符合无线鼠标接收机的要求。     

带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在I路和Q路之间引入一个固定的分数倍采样点的延时,提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gadner时钟误差鉴相算法和拉格朗日内插算法,方案在1 024QAM解调系统中验证成功。     

基于NIOSII的多模导航接收机跟踪环路

硬件实现卫星导航接收机时,信号跟踪、数据解调、原始观测量提取、定位解算功能通常由DSP或ARM实现,捕获及通道由FPGA实现。多模卫星导航接收机是未来发展趋势,其通道数目多。为降低外部处理器计算负荷,将数据解调、环路跟踪、原始观测量提取功能由NIOSII实现。跟踪环路不使用float型计算可节约硬件资源。据跟踪环路原理,采用递推方法进行分析,以32位整型计算进行实现。测试表明计算误差小,计算速度高,节约了FPGA资源。     

一种带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在IQ路之间引入一个固定的分数倍采样点的延时,本文提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gardner时钟误差鉴相算法和拉格朗日内插算法,方案在1024QAM解调系统中验证成功。     

基于软件无线电的载波跟踪环研究及仿真

载波跟踪是扩频通信中的一项关键技术，直接影响解调指标。文中介绍了Costas环的工作原理及数学模型，并分析了NCO和环路滤波器，对Costas环进行了改进．通过Matlab仿真，结果表明：在相同环路参数下，改进的Costas环比模拟的Costas环的跟踪性能有所改善．     

MPPSK调制解调器研究

为深入研究多元位置相移键控(MPPSK)调制信号的功率谱特性且改善其接收端解调性能,给出了(M>2)时的MPPSK理论功率谱的一般表达式,并设计了一种新的基于BP神经网络的解调器。在MPPSK调制原理的基础上,利用交变波和稳态波分解法推导了(M=3)3PPSK的理论功率谱解析式,并推广得到了(M>3)时的MPPSK理论功率谱一般表达式,通过仿真验证了理论推导的正确性,分析了影响MPPSK功率谱的主要因素。同时,基于已有的锁相环解调和数字冲击滤波器多路判决解调的两种方案,充分利用数字冲击滤波器输出的显著波形差异,提出了一种基于BP神经网络的MPPSK解调器,并对三种解调方案进行了仿真。仿真结果表明:新的MPPSK解调器解调性能要明显好于已有的两种解调方案。      

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。     

基于软件无线电的直接扩频序列接收机新方案

在低信噪比的低压电力线通信环境中,使用传统的扩频解调方法,不易提取同步载波。针对这一问题,提出一种基于软件无线电结构的直接扩频序列（Dsss）接收机方案。该方案以带通采样定理为依据,结合A／D转换器和数字低通滤波器,无需提取同步栽波即可完成已调信号的解调,并在基带完成信号的解扩。通过理论和仿真证明,该方案开销低,抗噪性能强,适合在恶劣的通信环境中使用。     

VOR接收机数字中频处理方法

介绍了在新型 VOR 导航接收机中，利用数字信号处理技术处理 VOR 中频信号的一种方法，即根据接收机的特点完成了对输入信号的解调、滤波、相位比较等设计，从而实现了在中频直接完成 VOR 方位信号处理的功能。