宽带短波技术在测量船中的应用

针对现有岸船短波通信系统存在的数据传输速率低、多业务支持能力弱等问题,提出了一种宽带岸船短波通信系统。在应用数字调制技术和正交频分复用(OFDM)技术后,系统接收机灵敏度由-74 dBW降到了-91 dBW,数据传输率由9 kbit/s提升为50 kbit/s。对宽带岸船短波通信系统与其他岸船通信系统的多网融合潜力进行了分析,为新一代岸船通信网的建立提供了思路。     

某Ku频段卫星通信系统的设计

为了让两个地面站通过卫星链路进行无线通信,设计了一个Ku频段卫星通信系统 ,数据速率是512 kbit/s～4.096 Mbit/s,速率可调步进1 bit/s。选取了一 种较简洁的Ku频段地面 站设计方案,信道的本振为固定点频,调制解调器的中频范围是950～1 450 MHz。对卫 星通信 链 路功率进行了预算。地面站的组成设备,如调制解调器、低噪声放大器、上变频单元、下变 频单元等均选用成熟的商用货架产品,降低了设计风险和成本。本系统研制周期短,通信稳 定可靠,得到了用户的认可。     

CCSDS标准Turbo码编码器的FPGA设计与实现

Turbo码因其具有优异的编译码性能而成为国际空间数据咨询委员会(CCSDS)建议的卫星通信和深空通信编码标准。针对CCSDS标准Turbo码结构,设计了支持多码率、多帧长的优化编码器FPGA实现结构并在Altera StratixⅢ系列FPGA芯片上进行了验证,在资源占用很小的情况下达到了100 MHz以上的处理速率,该编码器已应用于某卫星上实现10 Mbit/s以上速率的数据编码。     

深空通信中LDPC码编码器设计与FPGA实现

根据深空通信信道编码的要求,参照Consultative Committee for Space Data Systems(CCSDS)标准中的参数,采用了一套用于深空通信的高码率LDPC码方案[1][2].低密度奇偶校验(Low Density Parity Check,LDPC)码具有优异的误码性能,因此,在(Field Programmable Gate Array,FPGA)上实现CCSDS-LDPC码编码是必要的.该文在xilinx公司的XC5vSX100芯片上实现了CCSDS深空通信标准的(1536,1024)LDPC码的串行编码,并详细介绍了编码过程.该设计可以灵活地移植应用于其他码率的CCSDS深空通信标准LDPC编译码器设计.     

基于FPGA的π/4DQPSK跳频调制器的设计与实现

将π/4DQPSK调制与跳频技术相结合,设计了π/4DQPSK跳频调制器。利用FPGA实现了 π/4DQPSK基带跳频调制,并由AD9957完成正交调制、数模转换和一次上变频。设计了 乒乓 方式上变频调制器完成二次上变频及跳频调制。实测结果表明,跳频频率误差小于1 Hz ,换频时间小于2 μs, 瞄准干扰信噪比为8 dB时,误码率低于10-4。     

LDPC码在深空通信中的兼容编码技术

信道编码是提高卫星通信数据传输链路可靠性的关键技术,空间数据系统咨询委员会(CCSDS)标准推荐了1组适用于深空通信的低密度奇偶校验(LDPC)码。针对卫星通信信道的不同需求,设计了1个可以实现CCSDS标准中推荐的适于深空通信的所有LDPC码编码的兼容编码器,从而节省星上硬件资源,提高星载的可靠性和可移植性。利用VHDL语言在FPGA上实现了该编码器,通过仿真验证,表明该编码器在大大节省硬件资源的同时,能够正确完成编码。     

面向CCSDS标准的Turbo码的研究与仿真实现

Turbo码是一种性能优异且高效的信道编码方式,被空间数据系统咨询委员会(CCSDS)推荐为深空通信中可采用的信道编码方案之一。分析了Turbo码的编码和译码的基本原理,基于CCSDS给出的深空通信标准,设计并实现了Turbo码的编码和译码过程。通过Matlab软件仿真测试,初步探究了译码迭代次数、码率、译码算法等因素对误码率性能的影响,并对仿真结果进行了分析。     

毫米波通信系统QPSK调制器设计

为解决毫米波通信系统中数据速率和频谱资源紧张的难题,采用直接数字频率合成(DDS)和锁相环(PLL)技术,基于改进的π/4-QPSK调制方式,以现场可编程门阵列（FPGA）为控制单元,设计了一种用于毫米波通信系统的QPSK调制器。重点介绍了应用FPGA实现Gold码的编码过程,并给出了Gold编码Modelsim仿真结果。测试结果表明,该毫米波调制器工作稳定,QPSK调制信号中心频率30 GHz,数据速率3 Gb/s,输出功率大于4 dBm,相位噪声优于-100 dBc/Hz@10 kHz,可用于实际工程。     

移动BOSS营业网点接入方案探讨

1BOSS营业网点功能设备对数据传输带宽的要求誗哑终端:最低速率为1.2kbit/s,目前普遍速率为9.6kbit/s。誗话单自助查询打印机:偏远乡镇营业厅9.6～64kbit/s,自办营业厅64kbit/s以上。誗多媒体查询机:64kbit/s以上。誗BOSS后台工作站:64kbit/s～10Mbit/s。誗终端通信访问服务器:64kbit/s～10Mbit/s。2传输方式表1对BOSS网络交换机与营业厅之间采用的传输方式的部分特性进行了比较。3BOSS营业网点接入方式()简单局域网方式1简单局域网方式就是用超5类双绞线直接连接在BOSS系统的以太网上,如图1所示。这种方式仅适合用于网线直连且距…     

GSM系统中高效数据传输业务的实现

本评议提出了一个基于GSM系统的高效数据传输方案,它采用RS码与TCM级联的编码调制结构替代GSM原有的GMSK调制方案,以提供384kbit/s的数据业务,并引用相位校正单元以克服恶劣的无线传输环境所造成的相位噪声,该方案被集成在GSM平台上,并在典型的无线传输模型下与GSM的96kbit/s全速率业务的信道进行了比较,结果表明该编码调制方案在将编码调制效率提高一倍的前提下,仍然能保证传输的可靠性。     

CCSDS高光谱图像压缩算法的FPGA实现

最近空间数据系统咨询委员会（Consultative Committee for Space Data System,CCSDS）正式发布了CCSDS 123.0-B-1标准.该标准是星载高光谱图像无损压缩以及近无损压缩的国际通用标准.为了减少图像数据存储的容量,降低传输带宽,提高传输速率以及实现实时传输,本文简要介绍了最新的CCSDS算法标准,并采用该算法标准解决了高光谱图像的大容量问题.基于现场可编程门阵列（Field-Programmable Gate Array,FPGA）硬件的逻辑实现包括预测器的逻辑描述和编码器的逻辑描述.最后,比较了基于FPGA硬件逻辑实现的高光谱图像无损压缩仿真以及该算法和JPEG-LS算法的压缩特性.结果表明, CCSDS压缩算法可满足高光谱图像压缩比为2：1的要求.     

CCSDS中位平面编码的FPGA优化实现

CCSDS图像压缩算法是空间数据系统咨询委员会针对深空探测图像制定的图像压缩标准.该算法的码率可控、复杂度较低,而且算法结构适合于硬件实现,支持对空间数据的高速实时处理.给出了基于可编程逻辑电路硬件的位平面编码算法的设计与实现方法,并通过分析直流、交流系数编码过程中各模块内部和模块间的关系,设计了流水线,使系统处理速度...     

Circuit design of a novel FPGA chip FDP2008

A novel FPGA chip FDP2008 (Fudan Programmable Logic) has been designed and implemented with the SMIC 0.18μm CMOS logic 1P6M process. The new design method means that the configurable logic block can be configured as distributed RAM and a shift register. A universal programmable routing circuit is also presented; by adopting offset lines, complementary hanged end-lines and MUX + Buffer routing switches, the whole FPGA chip is highly repeatable, and the signal delay is uniform and predictable over the total chip. A standard configuration interface SPI is added in the configuration circuit, and a group of highly sensitive amplifiers is used to magnify the read back data. FDP2008 contains 20 × 30 logic TILEs, 200 programmable IOBs and 10 × 4 kbit dual port block RAMs. The hardware software cooperation test shows that FDP2008 works correctly and efficiently.     

The performance of coherent BPSK in the presence of oscillator phase noise for ka-band pico-terminal inbound links

In microwave systems, the phase noise is well known to be a significant source of degradation especially for low data rate transmission, giving rise to a significant irreducible error rate. In an earlier study [1,2] based on the European Space Agency's Olympus Satellite 30/20 GHz payload parameters, it was found that several thousands of simultaneous transmissions of 50 to 200 bits/sec each could be supported from hand-held pico-terminal earth stations. It is important to use the most appropriate modulation scheme in the presence of oscillator phase noise for such low data rate systems. It is generally assumed that noncoherent or differentially coherent modulation schemes will perform best in applications where the coherence time of the oscillators is short compared to the bit period. However, our analysis of these schemes has shown that they are subject to irreducible error rates and minimum useable data rates. This has led us to reconsider coherent BPSK (CPSK). It is shown that the choice of the optimum noise bandwidth of the phase locked loop (PLL) in the carrier recovery circuit is very important when considering the coherent schemes. The PLL bandwidth must be wide enough to track the oscillator phase noise at its input, but, on the other hand, it must be as narrow as possible to exclude the thermal noise. Results show that coherent BPSK in the phase noise contaminated channel is also subject to an irreducible error rate, which increases as the noise bandwidth is reduced. For the optimum loop bandwidth, however, this appears to be lower than the corresponding figure for DPSK [3]. There is a minimum useable data rate for any given bit error rate (BER) requirement. Results of a complete analysis are presented in the form of BER versusE _b/N _o plots.     

高效低功耗低并行度LDPC编码方法

低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一,具有优良的性能且被国际通信标准组织广泛采纳为信道编码。CCSDS推荐使用LDPC码作为近地空间和深空探测的信道编码方案。该文提出高效,低功耗,低并行度的LDPC编码方法。该方法通过采用插0和改变循环矩阵的结构实现了对CCSDS标准中推荐的校验矩阵子矩阵大小为奇数的LDPC码的低并行度编码。通过分析编码过程,提出了只对输入信息中的1有效信息位进行编码的方案,减少了编码中移位寄存器的移位次数,大幅度地降低了编码器功耗。文中采用FPGA实现了(8176, 7154)78LDPC码的编码器,结果显示在硬件开销略有增加的情况下,编码功耗大幅度下降,编码速率接近低并行度编码方案。     

LDPC译码器信道似然比信息存储模块优化设计

以CCSDS(太空数据系统咨询委员会)标准中1/2码率的LDPC码为例,分析了低密度奇偶校验码(LDPC)译码算法的特点,提出了在译码器的FPGA实现中采用乒乓操作的设计方法,优化译码器信道似然比信息存储模块结构,交替接收两帧数据,使译码器不间断地工作,提高了硬件资源利用率,使译码器的吞吐量增加一倍.     

ADF4360—4原理及其在GPS信号源中的应用

通过分析频率合成器ADF4360—4的工作原理、性能特点及其典型应用,提出一种以FPGA芯片和频率合成器ADF4360—4为核心的GPS信号源系统,给出了总体及模块设计方案,并分模块进行了设计与实现。测试结果表明,以FPGA芯片为核心的基带／中频模块完成了GPS信号的BPSK调制和扩频调制,实现了GPS数字中频信号输出;以频率合成器ADF4360—4为核心的射频模块完成了上变频功能,实现了信号的射频调制。     

一组高效LDPC码空间通信方案设计与实现

对基于欧氏几何的QC-LDPC码的数学基础进行了分析与阐述,从原理上分析了此类LDPC码性能优异的原因,并结合CCSDS所推荐的适用于近地通信的（8160,7136）码,建立了此类LDPC码的普适性构造方法.针对航天任务中资源、功耗、码速率的严格要求,设计了一套完备的空间通信编码方案,采用移位寄存累加电路单元（SRAA）,分别设计针对面积优化的串行编码电路和针对速度优化的并行编码电路.使用Xilinx Virtex-4 FPGA测试串行编码速率可达210 Mbps以上,并行编码速率最高可达2 Gbps左右.     

CCSDS Advanced Orbiting Systems: international data communicationsstandards for the space station Freedom

Established in 1982, the Consultative Committee for Space Data Systems (CCSDS) is an international organization that is staffed by data-handling experts from nearly all of the world's major space agencies. Its goal is to develop standard data-communications techniques so that several agencies may cross-support each other's data flow and thus allow complex, international missions to be flown. Under the general umbrella of Advanced Orbiting Systems (AOS), an international CCSDS task force was formed in 1985 to develop standard data-communications concepts for manned missions, such as the space station Freedom and the Hermes space plane, and large unmanned vehicles, such as polar orbiting platforms. The history of the CCSDS and the development of the AOS recommendation are reviewed, and the user services and protocols embodied in its systems architecture are introduced