共查询到15条相似文献,搜索用时 62 毫秒
1.
设计实现了一种基于FPGA的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM控制器.本文使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序.得到的SDRAM读写信号仿真波形图时序合理、逻辑正确.并成功应用到视频数据采集显示的系统中,能够达到实时显示的要求. 相似文献
2.
随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。 相似文献
3.
DDR SDRAM控制器的FPGA实现 总被引:6,自引:0,他引:6
DDR SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计,从而使得DDR SDRAM能应用到微处理器中去。 相似文献
4.
5.
6.
为了满足多个设备同时存取高速数据的需求,介绍了利用Xilinx高性能可编程逻辑器件Virtex6 FPGA实现高速实时多端口DDR3 SDRAM控制器的原理和方法,在一个实时图像处理系统平台上实现了对单片SO-DIMM DDR3内存条的多设备实时访问控制。通过ChipScope工具采样输入输出数据,验证其可行性,分析计算出端口速率和其他主要时间参数。实验结果显示高速实时多端口SDRAM控制器具有集成度高、传输带宽高、功耗低的优点。在多设备同时读写高速数据的系统中具有很高的实用价值。 相似文献
7.
8.
图像处理系统中SDRAM控制器的FPGA实现 总被引:2,自引:0,他引:2
简要介绍了SDRAM工作原理并认真研究了Ahera提供的SDRAM控制器,根据实际系统使用需要加以修改简化,设计了对修改后控制器进行操作的状态机.采用全页突发读写模式,每次读/写后自动刷新,省掉了传统设计中的刷新计数控制逻辑.整个设计采用VHDL实现,已在实际系统中成功使用. 相似文献
9.
10.
11.
12.
DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法。其中验证方法采用Verilog HDL硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusII软件的嵌入式逻辑分析仪工具SignalTap II抓取FPGA开发板实时信号。开发板上的验证结果表明:DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率200MHz下,写入数据和读出数据一致。故DDR2控制器设计达到要求,且控制器接口简单、工作稳定、移植性强。 相似文献
13.
14.
15.
陈喜春 《自动化技术与应用》2014,(1):53-57
嵌入式设备的图形界面输出至投影仪、显示器时,常常需要进行数字信号到VGA信号的转换.由于时序的不同,直接进行模数转换会给图像造成较大的影响.使用FPGA和SDRAM对LCD信号按照VGA时序转换后,VGA信号的图像质量大大提高.文中对转换过程中的重点问题进行了分析,并给出了解决方案. 相似文献