共查询到18条相似文献,搜索用时 113 毫秒
1.
为了满足多个设备同时存取高速数据的需求,介绍了利用Xilinx高性能可编程逻辑器件Virtex6 FPGA实现高速实时多端口DDR3 SDRAM控制器的原理和方法,在一个实时图像处理系统平台上实现了对单片SO-DIMM DDR3内存条的多设备实时访问控制。通过ChipScope工具采样输入输出数据,验证其可行性,分析计算出端口速率和其他主要时间参数。实验结果显示高速实时多端口SDRAM控制器具有集成度高、传输带宽高、功耗低的优点。在多设备同时读写高速数据的系统中具有很高的实用价值。 相似文献
2.
3.
设计实现了一种基于FPGA的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM控制器.本文使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序.得到的SDRAM读写信号仿真波形图时序合理、逻辑正确.并成功应用到视频数据采集显示的系统中,能够达到实时显示的要求. 相似文献
4.
本论文在研究了SDRAM器件基本原理及系统应用规范后,提出了多端口存储控制器的设计方案,并从总体设计构想到各逻辑细节实现都进行了详细描述。根据SDRAM器件的控制时序特点,采用VHDL状态机的设计方法实现了多端口存储控制器的技术。 相似文献
5.
本论文在研究了SDRAM器件基本原理及系统应用规范后,提出了多端口存储控制器的设计方案,并从总体设计构想到各逻辑细节实现都进行了详细描述。根据SDRAM器件的控制时序特点,采用VHDL状态机的设计方法实现了多端口存储控制器的技术。 相似文献
6.
在向量处理机存储系统中,多端口访问是提高存储器带宽的有效方法。每个存储器端口可以支持一个独立的存储器访问流。所以,具有P个访问端口的存储系统最多允许P个访问流并行操作。但是由于多个访问流并行操作、各访问流之间可能会发生数据相关而造成误操作。本文对用硬件实现多端口存储器访问流相关判别的方法进行了探讨,提出了地址奇偶判别法、重迭法及逐一比较法等判别方法。最后,综合三种方法,给出了一个比较完整、切实可行的判别方法。 相似文献
7.
8.
H.264/AVC的运动补偿处理环节需要消耗大量的内存访问带宽,这成为制约其性能的关键因素.分析表明,如此巨大的带宽消耗具体来自5个方面:像素数据的重复读取、地址对齐、突发访问、SDRAM页切换和内存竞争冲突.提出一种基于2D Cache结构的运动补偿带宽优化方法,充分利用像素的重用以减少数据的重复读取.同时通过结合数据在SDRAM中映射方式的优化,将众多短而随机的访问整合为地址对齐的突发访问,并减少了访问过程中页切换的次数.此外还提出了访存的组突发访问模式,以解决SDRAM竞争冲突所引入的开销.实验结果表明采用上述优化设计后,运动补偿的访存带宽降低了82.9~87.6%,同现存优化效率较高的方法相比,带宽进一步减少了64%~87%.在达到相同带宽减少幅度的前提下,所提出的新方法比传统Cache结构电路面积减少91%.该方法目前已在一款多媒体SoC芯片设计中实际应用. 相似文献
9.
10.
介绍了NXP公司PowerQUICC II系列MPC8280处理器集成的SDRAM存储控制器的工作原理和工作模式,并在某国产化8280嵌入式系统开发板上,利用SDRAM存储控制器对4片SDRAM芯片进行读写操作。实际操作结果表明,该国产化8280处理器SDRAM存储控制器功能正常,可以访问SDRAM外设存储器。 相似文献
11.
12.
介绍了多用户卡在微机分布式监控系统中的应用方法。利用多用户卡,通过编制智能驱动程序,实现 1 台上位机和多台下位机的连接。说明了多用户卡的初始设置及其通讯方法,给出了应用实例。 相似文献
13.
14.
15.
16.
面向逻辑设计的SDRAM 控制器性能度量模型* 总被引:1,自引:0,他引:1
以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制 相似文献
17.
DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台;平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功能;编写了控制测试器IP核的Tcl脚本,用于配置测试参数、控制测试流程与读取测试结果;在Python语言下使用PyQt5开发库设计了图形界面程序,能够根据用户操作生成并执行对应的Tcl脚本;最终实现了一个操作简单、测试流程可配置、自动输出测试结果的DDR SDRAM测试平台;测试结果表明,测试平台能够正确地进行DDR SDRAM测试并输出统计结果;对比MIG的示例工程,测试平台额外增加了带宽测试、结果统计、循环测试等功能,且使用的FPGA资源下降了30%,测试用时缩短了70%以上。 相似文献
18.
基于PCI-E总线的高速数据传输卡的设计与实现 总被引:1,自引:0,他引:1
介绍了用于改善合成孔径雷达数据回放模块性能的高速数据传输卡的设计与实现;传输卡通过PCI Express总线与主机进行数据交互,配置两组DDR2SDRAM进行乒乓操作实现大容量高速缓存,在输入、输出数据传输率不匹配的情况下保证数据传输稳定、可靠;选用PLX公司的接口芯片PEX8311实现PCI Express总线接口功能,FPGA逻辑实现DDR2SDRAM控制器;测试结果表明,传输板数据传输率不低于100MB/s,工作状态稳定,达到了预期指标,具有一定的实用性和良好的应用前景。 相似文献