基于Nios的DDS高精度信号源实现

直接数字频率合成器DDS具有极高的分辨率、频率转换速度快、相位噪声低等优点。以ALTERA公司的CPU软核Nios为基础,利用QuartusⅡ软件和SopcBuilder,采用两级DDS和动态分频法,提高了信号源的精度。采用双口ROM可以很方便的同时输出两路具有一定相位差的信号,而且频率幅度可调。另外着重介绍了怎样用Matlab产生波形幅度数据以及最后的仿真验证。     

基于FPGA的信号源设计

针对模拟信号源存在精度低、频率范围小,以及定制直接数字频率合成信号源的控制方式、置频速率等不满足系统要求的问题,设计了一种基于FPGA的信号源。该信号源基于直接数字频率合成原理,采用FPGA的模块化设计方法,实现了频率、相位、幅值可调的正弦波、方波、三角波等波形输出。实验表明,该信号源输出波形质量好,频率分辨率高,控制灵活、方便。     

一种GPS信号干扰源的设计与实现

GPS的干扰与抗干扰问题具有十分重要的研究意义.本文提出了一种GPS干扰源的设计方案,并重点分析了干扰源中频信号的产生方法.中频信号的产生基于FPGA硬件平台,顶层设计以直接数字频率合成器(DDS)为核心模块,可以产生单频、扫频、宽/窄带等三种模式的低中频干扰信号.利用AD9777芯片同时完成对低中频信号的数字上变频和数模转换,在将数字波形转换为模拟信号的同时得到了较高中频的干扰信号输出.DDS产生低中频信号保证了信号失真小,AD9777的使用节省了硬件资源.文中给出了FPGA设计的仿真波形和最后的实测结果,结果表明该设计方案正确、可行.     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

直接数字频率合成器的FPGA设计与实现

在节约成本的前提下,为了提高主频频率,实现复杂的调制功能并具有良好的实用性,由相位概念出发,利用高性能的现场可编程门阵列(FPGA)器件(ACEXEP1K50)设计符合自己性能指标的要求的直接数字频率合成(DDS)电路,实现直接数字频率合成器的设计。对设计工作原理、电路结构进行了详细介绍,对设计的性能指标进行严格测试,同时提出了优化方法更好的提高了性能指标。设计结果达到预期效果,性能指标优良。     

基于模型的DDS芯片设计与实现

介绍了一种基于模型的DDS芯片的设计方法.根据DDS基本原理,在MATLAB环境下建立模型,用System Generator产生VHDL程序,并在ISE软件中编写仿真和控制程序,最后在Spartan-3E Starter Kit开发板上实现设计.与传统的FPGA编程设计方法相比,本文所介绍的方法可以避免繁琐的编程工作、节省时间并降低出错概率.实验结果证明了这种设计方法的可行性.     

基于FPGA和DDS技术的涡流信号源

介绍一种基于FPGA和DDS技术的涡流信号源。利用FPGA芯片、D/A转换器、滤波电路、幅度放大电路和功率放大电路,设计了一个参数可调的涡流信号源。该涡流信号源精度高,性能稳定,操作方便,能满足涡流检测系统需求。     

基于Nios Ⅱ的多用途扩频信号源组件设计

扩频信号源是扩频系统的重要组成设备,可以为扩频接收机提供各种形式的扩频信号（如直扩、跳频等）。针对目前市场上的扩频信号源价格昂贵,采用专用的扩频芯片也存在扩展和升级性能较差的问题,提出采用NiosⅡ软核处理器来实现性价比高且能够灵活改变调制方式的扩频信号源,将NiosⅡ的自定义组件技术与扩频信号源的产生原理相结合,设计出了一种基于NiosⅡ的扩频信号源自定义组件。此组件拥有直扩和跳频两种可选的调制方式,并且具有各种可控制的参数。在应用时利用SOPC（可编程片上系统）技术,只需在NiosⅡ系统中加入此组件并在顶层软件中调用该组件驱动函数库的函数即可产生多种调制方式的扩频信号。     

浅谈基于FPGA的波形发生器设计

在电子测试中,常需要用到一些复杂,具有特殊性质的信号,要求其波形可任意产生,频率方便调节。结合实际需要,本文设计了一种基于FPGA的任意波形发生器,可以完成简单的信号采集和低频信号产生系统。通过实验仿真,使本设计达到预设目标,证明以FPGA实现波形发生器的可行性。     

改进型Cordic高精度DDS硬件实现

针对传统Cordic算法中迭代方向由剩余角度计算结果决定的缺陷,采用一种旋转方向预判断和校模因子改进的方法,在实现并行处理时由输入角二进制各位位值对迭代方向进行预测,可合并部分硬件电路,节省资源,提高算法运行速度和计算精度。实验结果表明,改进后的直接数字频率合成输出信号频谱杂散小且无杂散动态范围提高了20 dB,硬件资源比传统算法节约28％,计算误差达到10-5,该算法在速度、精度和资源低消耗上具有优势。     

数字声波信号处理中的编解码器设计

编解码器是一种能够执行编码和解码数字数据流或信号的设备或程序。该文介绍了基于FPGA设计实现的EDIB总线通信中的曼彻斯特码编解码器,采用Verilog硬件描述语（VerilogHDL）进行设计并集成到FPGA中。在利用FPGA对声波信号处理的过程中,采用状态机,以完成复杂的程序设计,还可以提高仪器的稳定性。这是仪器电...     

快速高精度除法算法的FPGA实现

为在现场可编程门阵列(FPGA)中实现快速高精度除法,在传统的倒数除法的基础上,提出一种改进算法.对倒数求解采用泰勒级数展开结合优化搜索逼近,求出各个分区间内的拟合一次两项式,再通过一次牛顿迭代提高精度.时序仿真结果表明,以该算法构建的除法器易于在FPGA上实现,时延仅为6个时钟周期,能达到2(-34)的有效精度和86...     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于DSP和FPGA的数字化接收机系统设计

该文研究如何采用DSP＋FPGA结构和软件无线电的算法来建立一个数字化接收机系统。结合这两种芯片各自的优点,设计出具有运算速度快,稳定性好且实时性高的数字接收机系统。实践表明,该体系结构的效率明显高于传统的模拟接收机。     

高性能人脸识别加速器优化设计及FPGA实现

计算机视觉的快速发展对嵌入式产品的系统性能要求越来越高,传统的现场可编程门阵列（Field Programmable Gate Array,FPGA）平台存在计算吞吐未能很好匹配内存带宽,通用处理器对卷积神经网络（Convolutional Neural Network,CNN）的实现效率不高,未能满足性能要求等问题。针对以上设计瓶颈,使用经典的LeNet-5神经网络模型,在Xilinx ZC706嵌入式开发平台上设计了一个高性能的人脸识别神经网络加速器,在高层次综合（High Level Synthesis,HLS）工具的基础上通过存储优化、定点量化、运算优化等方法对神经网络模型进行优化改进,实现了7层的CNN加速器。实验结果表明,CNN加速器的工作频率为200 MHz,相较于CPU,加速器实现了126倍加速,相较于GPU速度提升10倍以上,并且功耗仅为2.62 W。     

相位码补偿法实现DDS无相位截断杂散的研究

介绍了存在相位截断的直接频率合成（DDS）系统的原理,通过分析正弦波形相位幅度映射关系的方式阐述了相位截断杂散的来源。推导了在高频率分辨率和正弦波形无损压缩的条件下截断后相位码长最佳值,并提出了在相位截断之前对相位码进行补偿以消除误差的方法实现无相位截断杂散DDS系统,最后利用MATLAB仿真和FPGA硬件电路验证了该方法的有效性。     

基于FPGA内存数据保护技术的设计与实现

为了提高内存数据的可靠性,内存保护技术正广泛应用在高端容错计算机中。为此,提出了以现场可编程门阵列（FPGA）为控制器实现一拖二的内存热备份技术,对内存数据进行高效的保护。分析FPGA内部接口IP的延时后,提出了采用FPGA原语实现双倍数据速率（DDR）数据的采集与处理方法。搭建了以镁光的同步动态随机存取存储器（SDRAM）颗粒为控制对象的仿真模型,验证了该方法的有效性。阐述了以赛灵思公司的FPGA芯片做主控器,实现内存热备份功能的应用实例。该方法不仅可有效保护内存数据,由于FPGA的可编程性,使计算机系统具备了在线扩展（容量）、在线升级内存的功能,可以满足特殊行业不宕机、实时容错的要求。     

多通道GPS卫星信号仿真器设计与实现

立足于GPS卫星信号仿真技术,提出了基于DSP+FPGA的多通道GPS卫星信号仿真器硬件设计方案,概略介绍了硬件系统的基本架构,详细给出了基于此上的软件结构和程序流程,最后通过实验验证了该方案的可行性。实验结果表明,该方案设计的GPS仿真器信号逼真度高、可编程性强、使用灵活,并具有一定的动态性能,为GPS接收机的性能检测提供了有益的支持。