RS(63,45)编译码器的设计与FPGA实现

里德-索罗门(RS)编码是一类具有很强纠错能力的多进制BCH编码,它不但可以纠正随机错误,也能纠正突发错误。首先介绍了伽罗华域加法器和乘法器的设计,然后详细地阐述了RS(63,45)编译码器各模块的设计原理。对编译码器各模块先用Matlab进行设计,验证设计的正确性,再对译码器模块进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错能力。设计的编译码器能运用到实际的无线通信系统中去。     

802.11b中卷积码和Viterbi译码的FPGA设计实现

卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前(2,1,6)卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的编码及其Viterbi译码方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用逻辑分析仪,在EP2C5T144C8芯片上完成了编译码器的硬件调试。     

（2,1,7）卷积码编译码器的FPGA实现

卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且（2,1,7）卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog HDL语言设计出（2,1,7）卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快。阐述了编译码器各模块的设计原理,并在ModelSim给出各模块的仿真测试结果。同时对译码器进行纠错性能测试,测试结果表明该Viterbi译码器有良好的纠错性能。     

循环码编译码方法研究

对循环码的编译码方法及其检错和纠错能力进行了深入的分析和探讨,结合(24,16)循环码进行编码器和译码器的设计,针对所设计的(24,16)循环码进行了BSC信道下的纠错性能仿真分析。     

高级在轨系统中的RS(255,223)译码器的设计

在差错控制域中RS(255,223)码是一种性能优异的线性分组循环码,具有很强的随机错误和突发错误的纠错能力.设计中运用FPGA技术,使用Verlog HDL硬件设计语言实现高级在轨系统(AOS)中的RS译码器,着重介绍了RS译码器中改进结构的关键方程求解算法(uiBM),与目前广泛使用的无逆Berlekamp-Mas...     

自适应判决反馈均衡器与纠错译码器联合系统的研究

本文对自适应判决反馈均衡器与纠错译码器联合系统进行了研究。提出了一种改进的LMS梯度算法和错误码元替代法,利用译码器的纠错能力减小均衡器的判决错误码元所造成的影响。计算机模拟的结果表明:联合系统的误码性能和均衡器的收敛性均有所改善。均衡器系数调整的运算量也没有太多的增加。     

基于RSIP核编译码器的设计与FPGA实现

Altera公司的Reed-Solomon(RS)IP核功能强大,但使用该IP核需要进行握手信号的设计。介绍了一种基于IP核来实现RS编译码器的设计方法。分析了RS编译码器IP核握手信号的时序原理,并设计了相应的信号产生模块。介绍了RS IP核的参数配置和使用方法,并提供了整体的模块电路。为验证设计的正确性,对编译码器进行了时序仿真。针对具有最大误码的连续编码数据流进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错性能。     

高速RS(31,15)编译码器的FPGA实现

RS码由于具有优良的纠错能力而得到广泛应用。在军事通信中常以RS(31, 15)作为首选码。本文用一片现场可编程门阵列 (FPGA)芯片实现了高速RS(31, 15)编译码器。该编译码器具有体积小、性能稳定、工作速度高等优点。     

基于RiBM算法的RS(204,188)译码器的设计

文章介绍了基于FPGA的RS(204,188)译码器的实现,对于译码器的四大模块(伴随式求解模块、基于RiBM算法的关键方程求解模块、钱搜索错误位置和福尼算法求解错误值模块)的硬件实现给出了相应的方案。在Quartus II 9.1的平台下对于RS译码器系统的时序仿真测试结果表明,在系统时钟的频率为100MHz的情况下,RS(204,188)译码器的纠错能力能够达到8个的理论上限,数据吞吐率达到345Mb/s。     

140Mb/s 64QAM系统中能纠一位Lee错误的纠错编、译码器的实现

随着近年中容量数字微波系统的发展,在近期我国基本上可以掌握64QAM数字微波系统的生产技术,而纠错编、译码器是数字微波系统中很重要的一部分。本文介绍的64QAM数字微波四次群的纠错编、译码器采用SLCE(81/84)码,由于该码具有透明性和低冗余度,因此实现起来具有明显的优点。     

RS（255、239）译码器的流水线设计

RS码是一种性能十分良好的线性分组循环码，具有极强的纠错能力，在数字通信系统中得到广泛的应用。本文提出了一种基于流水线结构的RS(255、239)译码器的设计，并在面积上对其进行了优化。文中所提到的设计，已用VerilogHDL实现，并通过了综合以及对网表文件的仿真验证。     

一种BCH码编译码器的设计与实现

二元BCH码具有良好的代数结构和纠错能力,是应用最为广泛的码类之一。在此介绍了BCH（255,223）的编译码算法和硬件实现方法,针对二元BCH码提出了一种适合硬件模块化设计的BM迭代译码算法,并基于Xilinx公司的xc5vlx110t实现了BCH（255,223）纠错编译码。仿真结果表明,采用此方法实现的编译码器具有速度快、构造简单、性能稳定以及结构灵活的优点。目前该编译码器已成功用于某数字电台系统中。     

卷积码纠错法在校园多媒体广播系统中的应用

论述了校园多媒体广播系统中数据通信的又一差错纠错方法--卷积码，其编码器和大数逻辑译码器较简单，纠错性能更好。     

WiMax系统中卷积Turbo码技术的研究

卷积Turbo码是很灵活的码字，帧长和码率的变化范围很大，这也是选它做为WiMax（world Intemperability for Microwave Access）标准中的信道编码方案之一的主要原因，它采用递归系统卷积码作为子码，相对于经典Turbo码，它具有编码效率高，相同复杂度译码器下纠错性能好以及译码时延小等优点。详细介绍了卷积Turbo码的编译码器结构，提出译码方案，并且给出仿真性能曲线。     

改进型全并行Viterbi译码器设计与实现

卷积码作为一种重要的前向纠错信道编码方式,广泛应用于现代无线通信系统之中。Viterbi译码方式在约束长度较小的前提下能够最大限度地发挥出卷积码的优异性能。对(2,1,5)最佳非系统卷积码的Viterbi译码器的误码率进行了Matlab仿真。针对传统Viterbi译码设计上的不足进行了改进和优化,给出了硬件实现的逻辑原理框图,并利用EDA设计工具基于FPGA来设计实现Viterbi译码模块。最后分析了译码器综合后的资源占用情况并通过时序仿真验证了译码可靠性。     

自适应通信中的差错控制技术

综述短波通信中的差错控制以及有效的纠错编码技术在自适应通中的应用,提出在自适应通信中最有效的译码方法是软判决译码,效果较佳的纠错编码是扩展的GOLAY码、(24,12:8)纠错编码和级连码。文中以(23,12:7)GOLAY分组码为例,采用嵩忠雄译码器电路,较详尽地对GOLAY码的译码方法进行了论述,指出了(23,12:7)纠错编码的不足之处;最后对码的修改进行了概述。     

Reed-Solomon编译码器的设计与FPGA实现

RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠错能力,被广泛地应用于各种现代通信系统中。译码器采用修正的欧几里德算法(MEA),并在实现中使用一种新的伽罗华域乘法器,从而降低RS码编译码硬件实现的复杂度。并利用VerilogHDL语言实现了RS(255,249)码的编译码器各个模块的功能。     

用于Turbo迭代译码的近似Log-MAP算法研究

本文运用逼近论,研究Log-MAP算法的近似算法.本文提出了校正函数的一阶、二阶和三阶逼近多项式,并对近似式的逼近精度进行了分析和比较.本文将近似Log-MAP算法用于WCDMA turbo译码器中,对译码器在AWGN信道和平坦慢衰落信道上的纠错性能进行了仿真.仿真结果表明：一阶近似Log-MAP算法将Max-Log-MAP turbo译码器的纠错性能改进了0.2~0.3dB,二阶及三阶近似Log-MAP算法与原Log-MAP算法性能等价,优于Max-Log-MAP 算法0.3~0.5dB.     

变参数RS译码器IP核的实现

设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。     

三维TPC译码器的设计及FPGA实现

Turbo乘积码（TPC）是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出（SISO）迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPGA芯片上进行了仿真和验证。测试结果表明,该译码器具有较高的纠错能力,满足移动通信误码率的要求。