数字频率合成器

发明背景本专利介绍数字频率合成器,特别是介绍在其基本结构中不用锁相环技术的合成器。数字频率合成器是众所周知的,其技术已经相当发展。合成器通常是属于锁相式的,其参考频率源被锁相到一个已被可变数字分频器分频的输出频率信号。因此,输出频率一般等于参考频率乘以 N,这里 N 为可变分频器的分频比。因而输出频率均匀地按等于参考频率的数值分开。     

小数分频在吞脉冲频率合成器中的实现

结合ANYO公司的LC72130的具体电路,介绍了吞脉冲与小数分频的概念。并由此推导出了吞脉冲锁相频率合成器的输出频率凡、双模前置分频器的输出频率FP和参考频率FR之间的关系式。应用此关系式提出了一种新的小数分频理论及实现电路框图,使单环锁相频率合成器的平均分频比变为小数,从而可以解决频率合成器中高鉴相频率和高分辨率之间的矛盾。     

13／15GHz频段锁相本振源的设计方法

本文介绍了采用６－８ＧＨｚ频段频率合成器方式直接分频锁相介质振荡器和微波集成二倍频器电路技术制作 １３／１５ＧＨｚ频段数字微波通信系统锁相本振源的设计思想及设计过程。     

基于ADF4113的可控频率源设计

频率合成技术 数字锁相式频率合成器的基本原理是：应用数字逻辑电路把VCO频率一次或多次分频至鉴相器频率上，再与参考频率在鉴相电路中比较，所产生的误差信号用来控制VCO频率，使之锁定在参考频率的稳定度上。上述原理如图1所示。     

一种改进型X波段双环锁相频率合成器的设计

介绍了双环锁相的基本原理,分析了传统的频率合成方法,提出了一种改进型双环锁相频率合成器的设计方案,采用低相噪、低杂散的小数分频锁相技术,并通过优化电路结构设计,实现了比传统双环锁相频率合成器更优的性能。该设计方案简单实用,已在实际工程中得到了应用,具有一定的推广价值。     

锁相频率合成器ADF4360-4及其在WLAN混频电路中的应用

介绍了锁相频率合成器的基本原理,分析了高集成N分频的锁相频率合成器ADF4360-4的工作特性,介绍了ADF4360-4在WLAN混频电路中应用实例,并给出了设计方法、控制流程以及程序代码,最后给出了测试指标.     

一种基于双环小数分频锁相的低杂散频综设计

为解决传统单环小数分频锁相电路存在的整数边界杂散的问题,该文设计了一种基于双环小数分频锁相的电路结构。设置两级锁相环,通过前级锁相环产生可变参考信号,进入后级小数锁相环进行频率合成,实现了宽带小步进、低杂散频综的设计,电路结构简单,可靠性高;同时也提高了宽带频率合成器在细步进模式下的杂散抑制能力,是一种实现宽带细步进频率合成的好方法。     

一种宽频带低功耗的数字式微波频率合成器

本文介绍的数字式微波频率合成器,采用直接分频锁相方式,使压控振荡器和分频器直接工作在微波频段。其突出特点是输出频率范围宽(750～950MHz),频率稳定度高(-25℃～+50℃内,优于1×10~(-5)),功耗低(<0.7W),电路简洁,体积小。本文主要介绍该微波频率合成器系统方案设计、工作原理及有关电路和测试结果。     

C频段宽带低杂散频率合成器的设计与实现

在此介绍了小数分频锁相频率合成器的相关理论。设计一个带宽为580 MHz、杂散抑制度≤-60 d Bc、相位噪声≤-85 d Bc/Hz@10 k Hz的C频段宽带低杂散频率合成器。利用双环锁相频率合成技术和小数分频锁相技术,实现了宽带、低杂散的锁相频率合成器的设计。最后经过测试近端杂散指标≤-60 d Bc,远端杂散指标≤-70 d Bc,偏移10 k Hz的相位噪声为-89.95 d Bc/Hz,技术指标都优于设计要求。     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.     

UHF RFID频率合成器及其快速控制器设计

针对射频识别(RFID)系统中对本振信号的高质量要求,基于双模分频锁相频率合成的基本原理,提出了一种高稳定度低相噪的UHF波段RFID频率合成器的设计方法,着重对系统的电路参数进行了分析和仿真,并设计了基于FPGA的快速控制器用于参数配置。测试结果与仿真结果基本一致,该频率合成器及其控制器达到了UHF射频识别的应用要求。     

频率合成器——Ⅱ——从已知基本频率导出所需的频率

本文的第一部份阐述了一种电路,可以通过分频和倍频的方法,从一个已知的基本频率导出所需的新频率。这部份描述分频电路,并介绍几种前置分频器,同时解释了如何使用它们来扩展分频电路的频率范围。目前,即使是高达1 GHz 的分频,几乎都是用数字二进制计数器作为基本电路的。另一种方法,如同步次谐波振荡器或调谐再生环,已被廉价的数字集成电路所取代。把 N 个二进制计数器单元简单级联,其分频比为2~N。但是,一般说来,频率合成器     

基于PLL的数字式频率合成器分析

文章简要介绍了数字式频率合成器的工作原理，在此基础上提出了实现数字式频率合成器的设计方案。并依据其实现形式引出了单环和双环数字锁相式频率合成器的实现方案。尤其是对双环数字锁相式频率合成器作了较详细的分析。     

锁相环的失锁及其指示电路的分析与计算

本文较详细地分析与计算了数字锁相频率合成器中锁相环的失锁指示电路,并附有实验结果。     

基于CDCE913锁相环频率合成器的设计

锁相频率合成技术以其突出的优势在信号发生器、变频器等设计中有着广泛的应用。介绍了锁相芯片CDCE913的工作特性、内部结构及其参数计算方法,给出了以CDCE913为核心的频率合成器的设计方案、硬件原理图和软件程序设计。利用CDCE913的锁相环和分频倍频器产生较宽频带的频率源,通过对实际电路调试和控制芯片程序的编写,实现了输出频率可调。     

小数频率合成器中的脉冲吞除电路

最基本的数字频率合成器实际上是一个整数数字式锁相环路,电路结构方框图如图1所示.压控振荡器(VCO)的输出频率f_vco经分频器(÷N)分频以后,与基准频率?比相.当环路锁定时有     

155～332.5MHz数字锁相频率合成器

介绍了155～332.5MHz集成数字锁相频率合成器的原理、设计及测试结果,同时也介绍了一种简单的 1/2小数分频的实现。可广泛用于VHF/UHF频段的卫星通信、无线电通信设备及仪器仪表等领域。     

XD—C波段频率合成器方式直接分频锁相介质振荡器

本文介绍了微波通信领域的新技术－频率合成器方式直接分频锁相介质振荡器在ＸＤ－Ｃ波段电路的设计方法。通过对其工作原理的分析讨论，给出了采用微波ＣＡＤ辅助设计软件完成的６．１－８．５ＧＨｚ频段该电路的设计和测试结果。     

低相噪数字锁相间接频率合成器的研究

在较详细分析常规移频数字锁相频率合成器的基础上,提出了倍相反馈、双反馈及相噪相消三种以数字锁相为核心的低相噪间接频率合成器,并对此进行了较详细的理论分析和讨论。     

基于小数分频锁相的X波段频率合成器设计

介绍了一种基于小数分频锁相技术的X波段频率合成器的设计方法。该频率合成器采用了内部集成VCO的锁相芯片进行电路设计,可在8.45～9.55 GHz频率范围内实现任意步进点频输出,并可实现大带宽线性调频信号输出,具有低相位噪声、大带宽、高集成度、小体积、低功耗和低成本等优点。最后给出了频率合成器的测试结果,包括信号的频谱测试图、跳频时间测试曲线和相位噪声测试曲线等。