基于FPGA的数字PID控制器研究

用常规的方法在FPGA上实现PID控制器,要消耗大量的乘法器、加法器和存储器,FPGA的硬件资源不能被合理地利用,而且能耗高。研究在FPGA上采用直接DA(DA-Ⅰ)及改进的DA(DA-Ⅱ)算法,实现数字PID控制器。DA-Ⅰ算法用的加法器、LUT单元和延时模块等,较常规方法要节省许多硬件资源;DA-Ⅱ算法,能进一步减少各单元模块的使用,并应用两级流水线技术,降低能耗。通过对DA-Ⅰ和DA-Ⅱ两种算法实现的PID控制器的比较,在硬件资源、处理速度、复杂程度和能耗等方面,探讨了改进后的PID控制器的性能。     

基于FPGA的模糊控制器的设计

为提高模糊控制器的推理速度,研究了一种以FPGA(FLEX10k20)为核心器件,通过VHDL语言设计的两输入单输出模糊控制器的方法.阐述了知识库存储、模糊化、模糊推理以及逆模糊化模块在FPGA中的设计方法.该模糊控制器的推理过程既有并行又有串行,推理速度可达375 KLFIPS,可用到各种实时性要求高的模糊控制系统中.     

基于FPGA的模糊控制器设计

模糊控制作为现代控制理论的一种重要方法,通常以软件编程的方式在算法级上实现.为了在RTL级上实现模糊控制,提出了一种以EP2C5为核心器件,通过VHDL语言实现二输入一输出模糊控制器的方法,并对模糊控制的主要流程进行分析,采用自顶向下、模块化的FPGA设计方法,在Quartus II平台上分别对模糊化、模糊推理、解模糊等模块以及顶层设计进行了仿真,最终将其结果与理论值进行对比,仿真结果表明它们之间的误差较小,在允许的误差范围内,验证了该方法的可行性和正确性.     

基于FPGA的BLDCM模糊PID控制器设计

以QuartusⅡ为开发平台,采用Verilog HDL语言编程在ModelSim中对基于FPGA设计的无刷直流电机模糊PID控制器进行了仿真验证,通过M atlab拟合M odelSim得到了数据.     

基于FPGA的PLC并行数据输出控制器设计

构建了一种采用ARM与FPGA协同并行工作实现的PLC控制系统.通过设计硬连接控制电路为核心的FPGA并行输出控制器,实现FPGA与PLC之间自主高效的数据传输.解决了数据刷新,读写操作时ARM指令过多,导致PLC需要执行多条ARM指令而对执行用户程序速度产生影响的问题.该控制器根据读写数据命令的要求,按内部时序自主组织和输出数据,不需要PLC系统参与控制.相对已有接口电路,自主和并行可加快数据输出速度,减少处理器使用率,提高PLC系统的速度与工作效率.     

基于FPGA的DDR2 SDRAM内存控制器设计

在研究有关DDR2 SDRAM技术规范的基础上,提出了DDR2 SDRAM控制器的整体架构设计.采用层次设计方法,以功能为单位,将控制器的设计划分为多个功能模块,使用Verilog语言完成控制器各个模块的RTL级设计,利用Chipscope工具对设计进行了功能验证.     

基于FPGA的I^2C总线控制器设计

分析了I^2C总线的工作原理及其数据传输时的总线规范,采用FPGA实现I^2C总线控制器各模块功能,模拟I^2C总线器件和处理器之间的数据通讯,仿真结果表明其能满足I^2C总线的电气特性及传输规范要求。     

基于FPGA的多端口存储控制器设计

由于FPGA内部存储资源有限,通常需要使用外部扩展存储器,针对目前广泛应用的DDR2 SDRAM存储器,采用模块化方法设计了多端口存储控制器,详细介绍了控制器、仲裁器、译码器等关键模块的设计,并在开发板上进行了实现和测试,实验结果表明其有效带宽可达2.6 GB/s。     

基于FPGA实现PCI总线控制器

目的：介绍用FPGA实现PCI总线的方法。方法：根据数字电路设计的自上而下的设计方法，用VHDL实现，并在Xilinx的SpartenⅡ器件中进行验证。结果与结论：结果表明：用FPGA实现PCI总线是经济可行的。     

基于FPGA的示波器显示系统微程序控制器

本文介绍基于FPGA的微程序控制技术在数字存储示波器显示系统中的应用,对系统的任务调度机制进行了较详细的说明,并提出一种方便直观的通过画波形的方式编制微程序的方法。     

基于FPGA的大针数提花机控制器设计

为解决大针数电子提花机控制器的花型数据传输速度问题,采用FPGA作为处理器,并在FPGA内嵌入NiosII/f软核系统,应用软硬件协同设计.NiosII/f软核系统是将NiosII/f软核处理器、SDRAM控制器、EPCS控制器、SPI控制器、IO口控制器、PIO内核及电子提花机控制器所需的其它模块集成在一起并给出花型数据传输的硬件电路设计.此设计有效解决了花型数据传输速度的瓶颈问题.     

基于FPGA的步进电机细分驱动器设计

应用Spartan-3E系列的FPGA实现了对步进电机可变细分控制.采用自底向上的模块设计方法,综合运用了电流跟踪型SPWM、PI调节、闭环控制、EDA等技术,有效地解决了步距角的高细分问题.实验结果表明:高细分大大提高了步进电机的控制精确度,降低了电机运行噪声,消除了低频振荡.     

基于FPGA的全数字锁相环电路的设计

为了协调锁相环锁定时间与环路同步误差之间的矛盾,设计了一种基于自动变模控制的全数字锁相环电路,主要有四部分构成：异或门鉴相器、K变模可逆计数器、脉冲加减电路以及自动变模控制模块。其中自动变模控制模块实时控制可逆计数器的模值,当输入信号和本地参考信号的相位差较大时,降低KMode值,增大步进校正量,缩短捕获时间;当相位差较小时,增大KMode值,使捕获过程变慢,即延长锁定时间,提高捕获精度。采用VerilogHDL语言对各模块功能进行描述,利用Modelsim SE10.1c软件进行功能仿真验证并给出RTL级电路图,运用Quartus II软件进行功能仿真和综合,并将程序下载到FPGA芯片上验证环路功能,结果证明此环路能够实现相位锁定。     

宽带数字接收机的高效FPGA设计

在FPGA中实现了一种高效的宽带数字接收机,采用坐标旋转数字计算机算法实时产生数控振荡器数据,提高了接收机设计的灵活性。二次变频的接收机结构和四倍抽取的多相滤波结构减少了接收机的运算量,降低了接收机的资源消耗。FPGA中的仿真结果证明了该方法的高效性和实用性。     

基于FPGA的数字分频器设计与实现

分频器是很多测试、测量电路中使用的重要器件之一。本文在综合各种分频器设计的原理和特点的基础上,设计了一种基于FPGA的任意分频器。设计中不但使用了EDA实验箱的FPGA芯片,还使用了4＊4键盘、数码管和LED资源。该分频器可根据输入的数值,实现整数（包括奇数和偶数）、小数和分数的分频,软件仿真和实验箱验证结果以及示波器显示结果验证了该设计的有效性。     

基于FPGA的高精度直接数字频率合成器设计

介绍了直接数字频率合成器的原理和特点,给出了利用FPGA实现DDS的方法.采用Brent-Kung二元树结构实现了流水线型累加器,该方法克服了累加器进位链过长的问题,使系统运行速度得到改善;运用并行Cordic(坐标旋转计算)算法实现幅度相位转换,包括提前计算进位方向和将后8级合并为一级,进一步减小了系统所耗硬件资源和功耗,并给出了仿真结果.     

基于FPGA和DSP Builder的FIR数字滤波器设计

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。     

基于FPGA的数控移相正弦信号发生器设计

本文介绍了基于FPGA技术,利用VHDL编程并加以简单的外围电路构成的数控移相正弦波信号发生器。该装置能够产生频率、相位均可数字式预置并可调节的两路正弦波信号,相位差范围为0-359°,步进为1°。