新型编译码器的应用

编码器 MC145026和译码器 MC145027、MC145028是美国莫托罗拉公司80年代中期产品,它们在实现多路遥控中具有电路简单、抗干扰性能强、工作稳定可靠、系统及功能容易组合和扩展等优点,广泛应用于工业控制、家用电器及其它电子产品。本文以四通道遥控电源开关为例,介绍新型编、译码电路的应用。     

BCH（15,5,3）码编／译码器的计算机模拟和硬件实现

本文结合ＢＣＨ（１５，５，３）码的硬件实现，介绍了计算机逻辑模拟和电路模拟的作用和重要性。     

四相相移键控（QPSK）差分编译码器的实现

为了消除四相相移键控（ＱＰＳＫ）调制方式中相干解调时载波恢复存在的相位模糊问题，本文推导了在收发两端所分别插入的自然码差分编译码方程。在此基础上，阐述了采用中规模集成电路（数据选择器）实现自然码差分编码器和译码器的具体步骤、硬件实现电路。最后就文中所实现的编码器和译码器硬件电路进行了扼要的讨论。     

利用FPGA实现3GPP Turbo编码译码器

Turbo卷积码(TCC)是3G无线系统中所采用的前向错误校正(FEC)机制的整体部分。然而,Turbo译码器所带来的计算负担非常重,并不太适合采用传统DSP或RISC处理器实现。由于现场可编程逻辑阵列(FPGA)内在的并行结构,FPGA为解决3G基站收发器中所需要的符号速率FEC和其它计算密集的任务提供了一个高性能信号处理平台基础。     

一种简单分组码编、译码器的单片机实现方案

本论文给出了一种简单分组码-（7,4）汉明码编、译码器的单片机实现方案。在硬件实现上验证了（7,4）汉明码的纠一位随机错误能力和交织度为2时的纠两位突发错误的能力。     

一种简单分组码编、译码器的单片机实现方案

本论文给出了一种简单分组码-(7,4)汉明码编、译码器的单片机实现方案.在硬件实现上验证了(7,4)汉明码的纠一位随机错误能力和交织度为2时的纠两位突发错误的能力.     

Turbo码硬件实现探讨

在介绍Turbo码的基础上，探讨了Turbo的硬件实现方案，并对此码的应用前进进行了综述。     

BCH（15,5,3）码编／译码器的模拟和实现

结合BCH（15，5，3）码的硬件实现，介绍了计算机逻辑模拟和电路模拟的作用和重要性。     

监控电视系统编译码器的原理及应用

摄像机电源的开关控制，电动云台的现场遥控，镜头变焦和辅助设备中应用编译技术越来越受到重视，该技术可节省系统的设备成本，简化施工并提高系统控制可靠性，主要介绍了编译系统工本梦成和原理。     

一种多功能信道编译码器的SoPC实现

设计实现了一种多功能信道编译码器,基于SoPC技术将多种编译码模块和微处理器模块集成到一片FPGA内部,利用可编程逻辑的灵活性和Nios的强大处理能力,方便地实现了多个模块的集成,提高了系统的稳定性,使系统升级变得更加容易.该编译码器在本实验室的移动通信原理教学实验系统中运行良好,完全体现出其灵活性.     

Turbo码的编译码器及性能分析

介绍Turbo码的编译码器和迭代译码器的结构 ,并分析Turbo的性能     

基于FPGA的LDPC码编译码器联合设计

该文通过对低密度校验(LDPC)码的编译码过程进行分析,提出了一种基于FPGA的LDPC码编译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM存储块,有效减少了硬件资源的消耗量。该方法适合于采用校验矩阵进行编码和译码的情况,不仅适用于全并行的编译码器结构,同时也适用于目前广泛采用的部分并行结构,且能够使用和积、最小和等多种译码算法。采用该方法对两组不同的LDPC码进行部分并行结构的编译码器联合设计,在Xilinx XC4VLX80 FPGA上的实现结果表明,设计得到的编码器和译码器可并行工作,且仅占用略多于单个译码器的硬件资源,提出的设计方法能够在不降低吞吐量的同时有效减少系统对硬件资源的需求。     

码率可配置Turbo译码器设计与实现

本文介绍了码率可配置 Turbo 译码器的 FPGA 设计与实现。可配置 Turbo 译码器可灵活支持 1/3、1/6、1/10 三种码率,减少了器件使用规模和资源,并支持固定迭代次数译码和动态迭代译码。码率可配置 Turbo 译码器最终在 Xilinx 公司的 XC7K325T-2FFG900I 芯片上实现。     

CMOS PCM编译码器CSC3057的内电路剖析及编码原理

本文根据ＰＣＭ编译码器ＣＳＣ３０５７的内电路结构，介绍了该电路的功能特点及信号流程。为使用户在应用时了解内电路的工作过程，文章较详细地介绍了电路的编码过程。