基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

基于改进Scaling-Free CORDIC算法的DDS

直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式,有效减少了算法的迭代次数,并且采用区间映射将收敛区间扩展到[0,2π]。结果表明,该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。     

数字频率校正的FPGA实现

分析了CORDIC（Coordinate Rotation Digital Computer,坐标旋转数字计算机）算法的基本原理,给出了基于FPGA和CORDIC算法来实现数字频率校正的具体方案,同时给出了基于FPGA和CORDIC算法实现的正余弦信号发生器的仿真结果。     

基于CORDIC算法的高速直接数字频率合成技术的ASIC实现

文章主要分析了如何利用基于矢量旋转的CORDIC(Coordination Rotation Digital Computer)算法实现高速高精度的直接数字频率合成技术(DDS)。首先推导了CORDIC算法产生正余弦信号的实现过程，然后给出了在FPGA中设计数控振荡器(NCO)的顶层电路结构，并根据算法特点在设计中引入流水线结构设计。     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

一种改进超四算法的DDS设计

为了提升直接数字频率合成器(Direct Digital Synthesizer,DDS)的性能,针对DDS的相幅转换器进行了改进。基于坐标旋转数字计算算法(Coordinate Rotation Digital Computer Algorithm,CORDIC),利用三角函数角度近似的性质和相位寻址位与旋转角度的转换关系对超四算法改进,得到了仅需一次单向旋转的改进算法,并给出了该算法实现的电路结构。通过Matlab仿真分析,该电路无杂散动态范围值可以达到-119. 1 dBc,输出误差小于1. 05×10-5。基于Xilinx的FPGA平台进行仿真实验,结果表明该电路结构的输出延时不超过21 ns,相比其他类型的CORDIC算法提升了近48!的速度,同时面积资源也明显减少。该设计可以为雷达、通信等系统优化提供新的思路。     

基于改进CORDIC算法的DDS设计

CORDIC算法由于其高速度和高精度而被广泛应用于直接数字频率合成器(DDS)等数字通信电路领域.在传统CORDIC算法的基础上,对CORDIC算法进行改进,减小了传统CORDIC算法所需的ROM空间,提高了电路运行速度;完成了DDS电路的设计.采用Altera公司Cyclone Ⅱ系列芯片EP2C5AF256A7进行FPGA验证,资源得到了节省.     

使用较少FPGA资源实现DDS的方法

文章提出一种采用数字坐标旋转（CORDIC）算法实时计算正弦值的方法，替代传统的DDS采用的正弦查找表，显著地节省了FPGA的内部资源，极大的提高了DDS的频率和相位分辨率，从而扩展DDS技术的应用范围；同时，分析该方案实现中可能存在的问题，并给出解决方案。     

基于CORDIC算法的线性调频直接数字合成实现

本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。     

基于FPGA的正交数字混频器中数控振荡器的设计与实现

本文介绍了一种利用矢量旋转CORDIC(COordination Rotation Digital Computer）算法实现正交数字混频器中的数控振荡器(NCO)的方法。首先推导了CORDIC算法产生正／余弦信号的实现过程，然后给出了在FPGA中设计数控振荡器的顶层电路结构，并根据算法特点在设计中引入流水线结构设计。     

An Improved Direct Digital Synthesizer Using Hybrid Wave Pipelining and CORDIC algorithm for Software Defined Radio

The improved Direct Digital Synthesizer (DDS) using the Hybrid Wave Pipelining (HWP) technique and COordinate Rotation DIgital Computer (CORDIC) algorithm for Software Defined Radio (SDR) is presented in this paper. In order to achieve high throughput, the hybrid wave pipelining technique is adopted. The HWP can be used to speed up the circuits without insertion of storage elements. The CORDIC algorithm is used for phase-to-amplitude conversion and utilized for dynamic transformation rather than Read Only Memory (ROM) static addressing. The frequency resolution and phase resolution are achieved as 0.023 Hz and 0.088 degree, respectively, at the maximum operating frequency of 199.288 MHz for the proposed DDS architecture. The spectral purity of the proposed design has been improved to 114 dBc with a throughput of 94 %. This paper is focused on the design and implementation of DDS using hybrid wave pipelining with CORDIC approach to target on Xilinx Spartan 3 (XC3S400-5PQ208) Field Programmable Gate Array (FPGA) with a speed grade of ?5. The proposed DDS design reduces the gate count from 49.4 % to 18.2 % as compared to the conventional pipelined Read Only Memory Look Up Table (ROMLUT) DDS method. The throughput of the proposed method has been improved from 78 % to 94 % and 55 % of total power reduction as compared with conventional DDS. The performance of the improved DDS architecture is compared with several existing DDS architectures and it is found that the present design is outperforming and can be used for software defined radios.     

Ultra Low Phase Noise DSP Oscillator [DSP Tips & Tricks]

This article describes a novel complex oscillator, which is based on an interesting variation of the traditional CORDIC DDS and produces sine and cosine output samples of any specified angle. Our oscillator provides drastically improved phase noise performance (relative to a traditional CORDIC DDS) without the need for additional CORDIC iteration processing. In addition, our oscillator supports real-time output sample-by-sample digital frequency control. In describing our enhanced complex oscillator, we first present the arithmetic processing needed to generate sine and cosine samples. Next we show how that processing is implemented using the CORDIC algorithm. Then we detail the trick used to reduce oscillator phase noise errors. Finally we show how to guarantee a stable oscillator output amplitude and present an example of our oscillator's ultra low phase noise performance.     

基于System Generator的 CORDIC算法DDS的FPGA实现

基于DDS(直接数字频率合成器)的原理,采用XILINX公司的软件system generator,搭建了基于CORDIC算法的全流水线DDS系统,它不仅比传统查找表式的DDS系统节省了大量存储器资源,达到较高的运算速度,而且利用较新的DSP工具实现了系统的快速设计。     

用于SAW无线无源传感系统阅读器的DDS设计

直接数字频率合成器(DDS)具有转换时间快,频率精度高,频带宽等特点,作为现代电子设备的重要部分,现已广泛应用于电子领域。该设计将现场可编程门阵列(FPGA)与DDS相结合,采用自顶向下的模块化设计思想、反馈网络的流水线结构及频率自增设计,以达到扫频效果,并基于CORDIC算法实现相-幅转换,以降低硬件资源消耗,最终在Quartus Ⅱ开发环境中进行仿真测试。经CORDIC算法计算后输出的正弦波和余弦波幅值分别为32 768和56 758(16位十进制),输出的正弦和余弦值与预期结果相比,其相对误差仅为6.1×10^-5和9.9×10^-5。仿真结果表明,该设计方案能有效地解决传统声表面波无线无源传感系统中DDS杂散分量大,时延高及功耗高等问题。     

基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K-EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能.系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB.     

基于CORDIC算法的流水线型DDS设计

信号源是电子系统中重要的组成部分。随着电子技术的不断发展,对信号源的要求越来越高,传统的模拟信号源已经远远不能满足要求,而直接数字合成技术的出现,给现代电子技术带来了新的生机。文章在分析了DDS原理、CORDIC算法原理的基础上,提出了一种基于CORDIC算法的全流水线型DDS结构。使用verilogHDL编写了RTL级代码,并进行了综合、布局布线、后仿真验证等。工作频率为176.65MHz,输入频率控制字为48位,输出幅度为16位,频率分辨率为6.27×10-7Hz。     

基于CORDIC算法的DDS的FPGA设计与优化

采用CORDIC算法计算三角函数值来实现DDS,可以减少存储资源,便于在FPGA中实现.通过对传统CORDIC算法流水结构的分析,提出了一种在迭代过程采用不同位宽的寄存器存储角度值和幅度值的优化方法,可以节省资源而不影响计算精度,并且在FPGA中实现了该方法.