超高速全并行快速傅里叶变换器

设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个全并行架构的FFT处理器,其避免了复杂的路由寻址以及数据访问冲突等问题,基于较大基进行分解降低运算复杂度。由于旋转因子已知和固定,大量的乘法转化为了定系数乘法。同时由于采用了串行的计算单元,在达到全并行结构的高速度同时硬件复杂度相对较低;所有的硬件计算单元处于满载的条件,其硬件效率能达到100%。根据实际的实现结果,所提出的512点FFT处理器结构能够达到5.97倍速度面积比的提升,同时硬件开销仅占用了Xilinx V7-980t FPGA 30%的查找表资源与9%的寄存器资源。     

快速傅立叶变换算法概述

快速傅立叶变换(FFT)属于数字信号处理中最基础的运算,已广泛应用于通讯、医学电子学、雷达和射电天文学等领域。本文对FFT的主要算法作了概述,并对其特性和运算工作量进行了分析和对比,期望对快速傅立叶变换算法有一个清晰的认识。     

An efficient pipelined architecture for real-valued Fast Fourier Transform

Real-valued Fast Fourier Transform (FFT) plays an important role in today’s digital world because of the fact that most of the signals contain real values. The FFT computation of real signals using conventional techniques requires more hardware space with high power consumption, which is the most important task for a researcher while designing VLSI architectures. This can be eradicated by clearly analysing the symmetric property of the real-valued signals. In this paper, we have adopted the symmetric property and designed an efficient pipelined architecture for 16-point DIF FFT. The pipeline scheme reduce the processing time at the cost of some registers and in order to contribute efficiently for power reduction we have modified the complex multiplier with reduced internal real multipliers which are in turn replaced by an modified canonic signed digit multiplier (CSDM) with resource-sharing technique. The complete module is synthesised and simulated using Xilinx ISE 14.1 with the target device is Virtex-5 xc5vlx110T. The experimental results verify that our implemented design is more efficient in terms of speed, area and power when comparing with similar works.     

基于快速傅立叶变换的在线电网谐波分析仪

在用电设备中广泛使用各种电力电子器件,往往会引起供电电网电压波形发生畸变,即谐波污染,会带来许多危害。在线电网谐波分析仪就是为了监测电力谐波污染而设计的。其整个设计过程采用模块化设计的思想。系统硬件主要包括电源模块,传感器前端电路模块,TMS320F2812数字信号处理器(DSP)主电路板模块。系统软件主要包括人机界面(HMI)程序模块,模数转换(ADC)程序模块,快速傅立叶变换(FFT)程序模块。     

快速傅里叶变换深能级瞬态谱测试系统

提出了一套快速傅里叶变换深能级瞬态谱（FFT-DLTS）测试系统,分析了该系统的硬件构成和软件流程,并给出了一个实例分析。最后,将FFT-DLTS与常规DLTS作了对比。     

采用异步实现的快速傅里叶变换处理器

介绍一种采用异步实现结构的快速傅里叶变换处理器,该处理器的控制采用本地握手信号取代传统的系统时钟。给出了处理器中异步加法器的电路结构,设计了一个采用Booth译码Wallace tree结构的异步乘法器。通过对一个8点的异步快速傅里叶变换处理器进行电路仿真,得到该处理器完成一次变换的平均响应时间为31.15 ns,仅为最差响应时间42.85 ns的72.7%。可见,采用异步方式的快速傅里叶变换处理器在性能方面较同步处理器存在优势。     

基于浮点DSP的快速傅里叶变换实现

论述了采用浮点数字信号处理(DSP)芯片TMS320VC33实现快速傅里叶变换(FFT)。分别采用了C语言和汇编语言实现FFT算法。实验结果验证了汇编语言比C语言更适合实现复杂算法,也验证了实现算法的正确性,表明了利用DSP控制器特有的反序间接寻址FFT的实现是很方便的,且实时性非常好。     

基于快速傅里叶变换的局部分块视觉跟踪算法

针对视觉跟踪中目标表观变化、局部遮挡、背景干扰等问题,该文提出一种基于快速傅里叶变换的局部分块视觉跟踪算法。通过建立目标分块核岭回归模型并构建循环结构矩阵进行分块穷搜索来提高跟踪精度,利用快速傅里叶变换将时域运算变换到频域运算提高跟踪效率。首先,在包含目标的初始跟踪区域建立目标分块核岭回归模型;然后,提出通过构造循环结构矩阵进行分块穷搜索,并构建目标分块在相邻帧位置关系模型;最后,利用位置关系模型精确估计目标位置并进行分块模型更新。实验结果表明,该文算法不仅对目标表观变化、局部遮挡以及背景干扰等问题的适应能力有所增强,而且跟踪实时性较好。     

基于快速傅立叶变换的ADC动态性能评价

为了评价ADC采集的动态性能,比较了常见的ADC动态性能的分析方法,给出了ADC主要动态性能指标,提供了以数据采样模块为评价系统的设计方案。采用快速傅立叶变换对ADC采集数据进行时频转换,重点分析了数据频域特性,讨论了快速傅立叶变换后对动态性能的影响因素,同时提供数据采集电路设计关键技术,结合评价系统给出定量的测试结果并进行分析,验证方法的有效性。     

数字信号处理器中FFT的实现

本文深入探讨了FFT算法的特点,并对FFT算法在DSP上的实现方法进行了详细的分析.通过分析阐述并总结了利用DSP实现FFT算法的步骤及规律.     

快速傅里叶变换算法在音频功放中的应用

文章基于TPA3112D1设计了一种带啸叫检测与抑制功能的音频功率放大器。利用快速傅立叶变换算法(FFT)、压控放大(VCA)、和滤波网络实现了对音频信号的放大和对啸叫的实时检测和抑制。实际测试结果表明：功放输出端的最大不失真功率为5W,输出功率在50mW~5W的范围内,其啸叫的频率响应在500Hz~10KHz的范围内;系统的整体误差小于10%,效率大于80%。     

改进的截断乘法器及其在快速傅里叶变换中的应用

针对截断乘法器在进行补码运算时有较大的误差,提出了一种改进算法,即将乘数、被乘数均左移一至二位,经截断乘法器运算得到的乘积再右移相应的位数,则能有效减小误差,且误差小于标准乘法器采用截断运算时的误差,而面积约为标准乘法器面积的７０％。同时讨论了该算法在硬件ＦＦＴ中的应用,当输入信号分别是纯正弦信号和白噪声中的正弦信号情况时,仿真结果证明能够得到正确的幅谱。     

SSCA算法中FFT模块的设计与实现

该文介绍了高效循环谱估计算法SSCA（Strip Spectral Correlation Algorithm）中FFT模块的重要作用,给出了一种FFT模块的设计和实现方案。该方案采用定常构形算法,可以很好地满足SSCA算法对FFT核心模块的并行化以及高速运算要求,同时数据处理采用流水线工作方式,大大提高了FFT模块的连续处理数据能力。仿真测试表明,该方案能够满足SSCA算法对FFT模块的运算要求。     

基于非均匀快速傅里叶变换的SAR方位向运动补偿算法

沿航向的非匀速运动对SAR成像质量有很大影响,而运动补偿后SAR图像存在几何形变,影响子图像拼接和多波段SAR图像融合。当沿航向速度误差较大时,实图像域插值校正后图像残留的几何形变不能忽略。基于上述问题,该文提出一种基于非均匀傅里叶变换的SAR方位向运动补偿算法,算法直接对方位向的非均匀数据进行非均匀快速傅里叶变换(NUFFT)。该算法的定位误差和几何形变比实图像域插值校正几何形变算法小1到2个数量级,对沿航向速度误差有很强的鲁棒性,补偿后数据的幅度和相位信息都得以保留。SAR仿真和实测数据验证了该算法的有效性。     

用离散傅里叶变换解调数字调制信号

文中介绍了一种基于离散傅里叶变换的新型数字解调器的设计,并对其进行了仿真。这种数字解调器以离散傅里叶变换为基础,通过对离散傅里叶变换结果中各次谐波幅值的判断可以很准确地从数字调制信号中将数字信号解调出。即使是在调制信号存在很大噪声的情况下,其解调结果的误码率也很小。由于它是对一定频率谐波振幅的分析,因此它适合于对数字二进制振幅键控和数字二进制移频键控信号的解调,是一种不同于传统数字解调器的结构既简单,性能又高的数字解调器。     

An area-efficient and low-power 64-point pipeline Fast Fourier Transform for OFDM applications

In an orthogonal frequency division multiplexing (OFDM) based wireless systems, Fast Fourier Transform (FFT) is a critical block as it occupies large area and consumes more power. In this paper, we present an area-efficient and low power 16-bit word-width 64-point radix-2² and radix-2³ pipelined FFT architectures for an OFDM-based IEEE 802.11a wireless LAN baseband. The designs are derived from radix-2^k algorithm and adopt a Single-Path Delay Feedback (SDF) architecture for hardware implementation. To eliminate the complex multipliers and read-only memory (ROM) which is used for internal storage of twiddle factor coefficients, the proposed 64-point FFT employs a Canonical Signed Digit (CSD) complex constant multiplier using adders, multiplexers and shifters. The complex constant multiplier (CCM) is modified using common sub-expression sharing block that reduces the area of the design. The proposed radix-2² and radix-2³ pipelined FFT architectures are modeled and implemented using TSMC 180 nm CMOS technology with a supply voltage of 1.8 V. The implementation results show that the proposed architectures significantly reduces the hardware cost and power consumption in comparison to existing 64-point FFT architectures.     

快速傅里叶变换对信号频谱的简单分析

快速傅里叶变换(FFT)是离散傅里叶变换(DFT)的快速算法,广泛运用于故障诊断领域,因每种故障的频率成分不同,FFT可以根据这些独有的频率成分检测出不同的故障来。同时快速傅里叶变换还应用于控制工程、图像处理、机床生产、数据采集和雷达探测等方面,对社会中的工业发展起到很大的作用。本文就FFT对信号的频谱做出简单分析,对不同采样点数进行相应频谱判断,找出理论与频率图像出现误差的原因,以便人们对FFT技术能够进行更好的使用。     

双原型离散傅里叶变换调制滤波器组的快速设计方法

针对大规模的离散傅里叶变换(DFT)调制滤波器组设计算法复杂度高的问题,该文提出一种基于无约束优化的快速设计算法。该算法将两个原型滤波器的设计问题归结为一个无约束优化问题,将滤波器组的传递失真,混叠失真以及原型滤波器阻带能量的加权和作为目标函数。进而,采用双迭代机制来求解该优化问题。在单步迭代中,运用矩阵求逆的等效条件和Toeplitz矩阵求逆的快速算法,显著地降低了迭代的计算代价。仿真对比表明,与已有的设计算法相比,新算法计算代价低 ,可以得到整体性能更好的滤波器组,并且可以快速设计大规模的滤波器组。     

高吞吐率双模浮点可重构FFT处理器设计实现

高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运算复杂度,首先将大点数FFT分解成若干个小点数基2^k 级联子级实现,提出分别针对128/256/512/1024/2048点FFT的优化混合基算法。同时,结合所提出同时支持单通道单精度和双通道半精度两种浮点模式的新型融合加减与点乘运算单元,首次提出一款高吞吐率双模浮点可变点FFT处理器结构,并在28 nm标准CMOS工艺下进行设计并实现。实验结果表明,单通道单精度和双通道半精度浮点两种模式下的运算吞吐率和输出平均信号量化噪声比分别为3.478 GSample/s, 135 dB和6.957 GSample/s, 60 dB。归一化吞吐率面积比相比于现有其他浮点FFT实现可提高约12倍。     

Fast Fourier Transforms Using the Complex Logarithmic Number System

The complex-logarithmic number system (CLNS), which represents each complex point in log/polar coordinates, may be practical to implement the Fast Fourier Transform (FFT). The roots of unity needed by the FFT have exact representations in CLNS and do not require a ROM.We present an error analysis and simulation results for a radix-two FFT that compares a rectangular fixed-point representation of complex numbers to CLNS. We observe that CLNS saves 9–12 bits in word-size for 256–1024 point FFTs compared to the fixed-point number system while producing comparable accuracy.The consequence of the word-size advantage is that the number of full adders required for CLNS is significantly smaller than for an equivalent fixed-point implementation. The major cost of CLNS is the memory, which unlike conventional LNS, is addressed by both real and imaginary parts. Table-reduction techniques can mitigate this. The simplicity of the CLNS approach requires significantly fewer full adders, which pays for some or all of the extra memory. In applications needing the magnitude of the complex parts, such as a power spectrum, the CLNS approach can actually require less memory than the conventional approach.