论组合逻辑电路中的竞争冒险

本文详细讨论了组合逻辑电路中的竞争冒险的产生及其危害,并提出消除竞争冒险的方法,为准确分析、设计组合逻辑电路提供理论依据。     

用Java实现组合逻辑电路仿真平台

介绍了以Java2标准中的Applet技术开发组合逻辑电路网络仿真实验平台的原理．设计了7个基本门电路,在此基础上利用软件复用思想以74138为例开发了一个与Pspice标准相结合的组合逻辑电路网络仿真实验平台．提出了一种可在浏览器中直接进行仿真的组合逻辑电路仿真实验平台的设计思想和实现方法．     

Quine-McClusky法的改进

文章提出了Quine-McClusky法的一种改进,该方法特别适合于有大量约束项的组合逻辑电路设计。这一改进方法,可以大大减少组合逻辑电路所需要的门电路。     

一种产生组合逻辑电路最小完全检测集的算法

提出了一种产生组合逻辑电路最小完全检测集算法。通过此算法可以得到组合逻辑电路中任意可测故障的测试及最小完全检测集。     

关于触发器的教学方法的探讨

本文对数字电子技术课程中的触发器提出了一种新的分析方法——组合式原理分析法。这种分析方法的特点是把触发器的逻辑电路用一个或两个已知逻辑功能的触发器以及较少的逻辑门组合而成,使其逻辑电路简化,分析过程简化。     

四值与非门离散逻辑电路的研究

采用双极型晶体管设计出了四值TTL非门和与非门,均属于离散逻辑电路.这类门电路可以用于构成四值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.     

逻辑电路故障检查与分析

通过具体实例提供了有效的逻辑电路邦联检查与分析方法。     

基于竞争-冒险的卡诺图在组合逻辑电路中的应用

在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。     

同步型时序逻辑电路的机助设计

提出了一种同步型时序逻辑电路的机助设计程序。所设计的电路由四级 J—K 触发器或 D 触发器组成。根据设计要求,通过本程序的运行,可获得最佳的组合逻辑电路的参数。     

三值与非门及四态门开关电路的研究

采用双极型晶体管设计的三值TTL与非门及四态门均属于开关电路.这类门电路可用于构成三值组合逻辑电路和时序逻辑电路,也可以和DYL系列电路配合使用.     

数字电路逻辑模拟软件DCLSS的研究与实现

为了能够在微机上用软件实现不依赖于特定实验装置的数字电路实验 ,开发了基于Windows环境下的数字电路逻辑模拟软件DCLSS .软件采用图形输入方式 ,元件模型为五值、三强度及上下跳变延迟 ,模拟算法采用表驱动方法、时间映射方式、门级和功能级混合模拟 .该软件能够模拟组合逻辑电路、同步和异步时序逻辑电路及部分GAL等可编程逻辑元件组成的电路 .并重点介绍了软件所采用的元件模型及模拟算法     

或-符合型通用逻辑门组合电路的故障检测

针对或-符合型三变量通用逻辑门组合电路，提出了一种基于布尔差分的故障检测方法.引入了或-符合代数中的布尔差分定义和运算性质，给出了在该组合电路中计算布尔差分的链式算法以及故障压缩定理.在此基础上，得到了电路单固定故障及双固定故障的检测方法.结果表明，在或-符合代数中布尔差分的计算较为简便，链式算法能有效地求得电路输出对全部原始及内部输入线的布尔差分，从而使得用布尔差分法对该组合电路进行故障检测具有简单、直捷的特点.并且用或-符合型三变量通用逻辑门实现函数连线数相对较少，因此在数字设计中使用这种逻辑门有利于故障检测.     

磁力轴承控制系统中组合电路测试技术研究

磁力轴承控制系统的稳定性及可靠性是使轴承正常工作而不受到意外损坏的重要保证，因而对控制电路的测试及诊断十分重要。研究了硬盘主轴磁力轴承控制电路中组合逻辑电路的测试及故障诊断方法，提出了对芯片级故障，固定型故障以及误连等常见故障形式的测试及诊断方法。     

同步时序电路故障模拟加速方法研究与实现

本文对时序电路故障模拟的一些加速技术进行了探讨,提出并实现了一个功能块级的基于测试码并行的同步时序电路故障模拟方法,对部分ISCAS89 Benchmark电路的模拟结果表明,该故障模拟方法有较好的性能.     

多输出组合逻辑函数共卡诺图化简法的研究

针对多输出逻辑函数,建立了一种规范化的共卡诺图化简沦。该化简法要求用一张卡诺图表示多输出逻辑函数,使得它们的共享部分在几何上相互重叠,为辨识共类共享最小项和合并提供了方便。以实例说明了共卡诺图化简法的应用,展示了该方法化简多输出逻辑函数简洁明快的特色。     

Switching circuits based on comparison operations and multiple-β transistor

By using comparison operations, three basic operations, AND, OR and NOT, in Boolean algebra are re-defined Based on the characteristic that the voltage signals are easy to implement comparison operation, various logic functions realized by connecting emitters of the bipolar transistor are analyzed. Furthermore, a novel multiple-β transistor and the linear AND-OR gate, which is composed of the transistor, are investigated. Super high-speed characteristic and multiple-cascade capability of the linear AND-OR gate are verified by PSPICE simulation. Based on the analysis of high-speed switch, which is compatible with the linear AND-OR gate, a high-speed inverter is proposed, which is composed of multiple-β transistors. The corresponding flip-flop design is also given. Finally, the criterion for using linear AND-OR gate to design high-speed switching circuits are presented. Some combinational and sequential circuits are designed as the practical examples. Discussion indicates that the switching circuits bas     

结合通用割集和专用割集的组合电路验证方法

为了提高组合电路的等价性验证速度，提出了一种利用电路内部等价信息的新型验证方法.该方法结合了通用割集和专用割集. 从原始输出进行回溯得到通用割集，用通用割集验证所有候选等价点(CEP)的等价性. 从特定候选等价点进行回溯得到专用割集，通过消除高层次结点间的依赖关系对专用割集进行优化，用专用割集验证特定候选等价点的等价性.实验结果表明，与传统依赖性处理策略相比，该验证方法中的依赖性处理策略减少了验证时间.与只基于通用割集或专用割集的验证方法相比，该方法可以使组合电路的验证速度明显提高.     

EWB在数字电路教学中的应用

介绍了仿真软件EWB(Electronics Workbench)的数字逻辑电路仿真功能与实现方法。四个典型数字电路仿真分析表明了EWB为数字电路分析设计提供了实用、高效的仿真环境,EWB的应用改善了数字电子技术教学手段。