Motion-JPEG2000在非线性编辑中的应用

在分析Motion-JPEG2000和电视节目非线性编辑系统特点的基础上,阐明了Motion-JPEG2000在非线性编辑系统中的应用.通过比较Motion-JPEG2000和MPEG系列协议的区别,指出在非线性系统中采用Motion-JPEG2000的优越性.     

新一代视频压缩标准Motion-JPEG2000

Motion-JPEG2000是一种全新的视频压缩标准,与现行视频压缩标准(MPEG-2,MPEG-4,MJPEG等)相比,Motion-JPEG2000表现了较强的优势.分析了其主要特点和优势,讨论了其核心算法,最后介绍了其文件格式.     

基于Motion-JPEG2000的视频处理

通过与现行视频压缩标准的比较，阐述Motion-JPEG2000的主要特点及优势，讨论了其核心算法并介绍了一种在网络中有效传输视频码流的策略。     

MPEG-2在非线性编辑中的应用

本文探讨并比较了运动图像压缩技术中常用的Motion-JPEG和MPEG-2技术.特别分析了采用MPEG-2帧相关压缩技术时给帧精确剪接带来的困难,以及它为广播电视行业和后期制作部门带来的益处.文中提出了一种GOP重建技术来解决帧精确剪接的技术难题,详细介绍了这种技术的算法和技术实现细节.     

一种基于ADV202的视频压缩系统设计

为了解决传统模拟视频系统带宽太宽、易受干扰的问题,设计了一种满足无线信道传输视频信号的特殊要求的视频压缩子系统.该系统的算法采用基于小波变换的M-JPEG2000算法,没有帧间压缩,非常适合在实时性要求很高的情况下压缩数字视频,并且没有JPEG的方块效应,且具有很强的灵活性,可根据不同的需要来通过软件配置来满足其要求.     

适于硬件实现的快速HUFFMAN解码算法

HUFFMAN算法是一种被广泛应用的压缩算法,由于它是一种变长熵编码,因此解码效率不高,不便于硬件实现.本文提出一种新的HUFFMAN解码算法,针对JPEG标准采用一种新的查找表分组结构,在进一步节省内存空间的基础上,解码速度也有较大提高.同时,本文还给出了基于新算法、针对FPGA器件的硬件结构设计,用VHDL语言进行了描述,整个解码系统在QUARTUSII软件上编译仿真.结果表明,解码器的核心模块设计在速度和资源两方面均达到了较优的状态,可满足实时HUFFMAN解码要求.     

基于JPEG2000的静态医学图像压缩编码及DSP实现

讨论了JPEG2000的相关核心算法,给出了图像压缩编码系统的硬件设计,并在DSP系统上按JPEG2000标准组织压缩码流.实验结果表明,按JPEG2000标准得到的医学压缩图像具有理想的压缩效果,满足医学图像处理的特定要求.     

基于TMS320VC5502的电子耳蜗CIS算法实现

针对电子耳蜗连续交替采样算法（CIS）实现中面临的所需刺激速率高、要求参数调整灵活等问题,提出了一种基于FFT的CIS算法实现方法,设计了一套基于TMS320VC5502的电子耳蜗体外处理器的硬件系统。利用单频信号和实际语音对系统进行了验证,结果表明系统高效地实现了CIS算法,刺激速率达到了8 000次以上,满足电子耳蜗的要求。因此该设计系统有着高灵活性、高实时性和低功耗等特点,对电子耳蜗的研究和工程实现具有一定的指导意义。     

基于知识点的改进型遗传组卷算法的研究

为了实现无纸化考试系统题库的自动组卷需求,提出了一种基于知识点的改进型遗传组卷算法,该算法主要是先对知识点进行多次随机筛选,然后利用改进型遗传组卷算法对其它多个约束条件进行筛选,并完成系统的设计与实现。该系统主要采用VB6．0和SQLServer2000进行开发编程,系统能够完成无纸化考系统的自动组卷要求。实际应用表明,该系统具有界面操作简便、组卷效率和质量能满足普通无纸化考试需求,达到了设计要求。     

JPEG2000标准中MQ编码器的VLSI结构设计

MQ编码器是JPEG 2000标准中重要的无损压缩算法,可获得很高的压缩效率.但因其算法复杂度高,执行速度慢,使其应用受到很大限制.为了获得高速处理能力,设计一种高速MQ编码器的VLSI结构,采用三级流水线结构,对算法进行优化,并改进概率估计表内容.设计使用Verilog进行编程,最后通过Modelsim 6.1进行仿真.实验结果表明,该设计极大地提高了编码速度.这里的研究对于JPEG 2000在实际中的应用有着重要的意义.     

基于RF5框架的X264编码器的实现

采用TI公司在实时操作系统DSP/BIOS下推出的RF5框架,成功地在DM642上实现了X264视频编码器,为进一步优化算法提供了清晰、高效、稳定的系统.     

基于通用DSP的多路视频编码器的优化实现

本文基于单片TI DM642设计实现了四路MPEG-4实时编码器,具有功能强、可靠性高、体积小和功耗低等特点.在硬件设计中,充分利用了DM642可以同时接受多路视频信号、DSP数据处理与EDMA数据传输并行工作等特点,构造了处理速度快、控制灵活的视频编码硬件平台.在软件实现中,根据DSP的硬件和资源特点,提出了基于最优位置计算的半像素运动估计和高效量化策略,设计了基于GMB的编码方式.     

24位绝对式光电编码器数据采集系统

介绍了一种24位绝对式光电轴角编码器的数据采集系统.该编码器的原始信号经差分放大后一共有24路输出信号,采用三片A/D转换芯片MAX1316对编码器信号进行采集,信号采集的控制芯片采用TI公司型号为TMS320F2812的DSP处理器.DSP可以实时地处理编码器的信号,将电信号转换为编码器的位置信息,也可以通过USB接口将编码器的光电信号数据传送给计算机,以便对编码器的性能参数进行更为详细的分析.     

基于TMS320C6416芯片的H.264编码器设计和实现

描述了基于TMS320C6416 DSP平台的H.264编码器的设计和实时实现.在提出该编码器实时实现中的关键问题之后,介绍了该编码器的硬件平台和所采用的多种代码移植和优化方法.试验结果表明:该编码器在保持很高的图像质量和压缩效率的同时极大地提高了运行速度,可以应用于实时应用场合.     

一种LDPC码实时编码器的设计与实现

设计并实现了一种基于TMS320C6416高性能通用DSP的LDPC码实时编码器,详细介绍了系统的实现方案和工作流程.为解决LDPC码编码复杂度大,且要保证编码的实时性问题,采用了具有较低编码复杂度的准循环LDPC码的编码结构和基于TMS320C6000的软件优化技术.仿真结果表明,该编码器可实现7Mb/s以上的信息编码速率.     

基于DSP平台的H.264编码器的优化与实现

针对H.264编码器的复杂度很高和基于DSP平台的H.264编码器的实时处理实现难度很大的问题,该文首先介绍了H.264标准基本档次的编码结构,对影响编码速度的原因进行了深入的分析。然后针对TMS320DM642芯片的特点,提出一些优化实现方案,最终在DSP平台上实时实现了H.264基本档次编码器。测试结果表明,经过优化,H.264编码器的处理速度有了很大的提高,对于CIF格式的视频序列能够满足视频编码的实时处理要求。     

基于BSP-16的H.264熵编码器的实现

为提高在DSP上实现的H．264编码器效率，利用Equator BSP-16处理器特有的协处理器（VLx），提出了一种并行处理熵编码（CAVLC）的方法，最终实现了CIF格式视频的实时编码。实验数据表明，该方法提高了编码器的效率，达到了较好的效果。     

基于TMS320C6201的DMA数据传输优化

以一个实际的视频编码系统为背景，提出了基于TMS320C6201 DSP芯片的3种DMA方式数据传输方案，并对3种方案进行了比较分析与实验。实验结果表明，3种DMA方案不仅具有较高的数据传输效率，而且对各类视频场景具有通用性。