从1149.1标准到1149.7标准分析边界扫描技术的发展

边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。     

边界扫描测试技术及其应用

边界扫描技术是一种完整的、标准化的可测性设计方法，它提供了对电路板上元件的功能、互连等进行测试的一种统一方案，极大地提高了系统测试的效率。本文详细介绍了边界扫描测试的原理、结构，讨论了边界扫描测试技术的应用。     

边界扫描测试系统软件设计与实现

为推动边界扫描技术在故障诊断领域中的应用,对边界扫描测试技术进行了研究,设计并开发了一种基于VXI总线的边界扫描测试系统;文章介绍了边界扫描的基本结构和测试原理,并重点介绍了开发边界扫描测试系统软件的流程;实验结果表明,开发的边界扫描测试系统能够利用器件的边界扫描描述文件,自动生成测试向量并完成对数字电路的测试以及故障诊断等任务,同时可以对设置的故障进行精确的定位和隔离。     

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的.     

支持SJTAG的边界扫描测试系统

本系统将IEEE 1149.1标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持SJTAG的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。     

边界扫描测试的软件实现

随着芯片集成度和印刷电路板复杂度的不断提高，边界扫描测试技术在芯片故障检测中的应用越来越广泛。该文在分析IEEE JTAG标准和并口标准的基础上，设计开发了边界扫描测试软件。引入Access为后台数据库，实现了多种芯片的故障检测功能；介绍了边界扫描测试的基本原理和结构；讲述了BST软件设计中精确时钟控制、管脚查找、显示管脚波形等设计方法。以Altera的ep1c6q240器件为例，介绍了整个边界扫描测试过程。     

边界扫描测试优化算法--极小权值-极大相异性算法

ＩＥＥＥ１１４９．１边界扫描机制是一种新型的ＶＬＳＩ电路测试及可测试性设计方法,在边界扫描测试过程中,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上,提出了一种极小权值－极大相异性算法。该算法可以在确定边界扫描测试向量集的紧凑性指标的前提下,生成故障诊断能力相当优化的测试一集。仿真试验表明,该算法的性能优于现有的类似算法。     

基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点.     

边界扫描技术在FPGA测试中的应用

边界扫描技术是标准化的可测试性设计技术,它提供了对器件的功能、互连及相互间影响进行测,极大地方便了对于复杂电路的测试。文章针对XCV600_HQ240,介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,结合FPGA芯片的BSDL文件进行边界扫描配置和测试。     

基于IEEE1149.4的混合信号边界扫描测试控制器设计

简要介绍了IEEE1149.4混合信号测试总线及其特点,并根据该标准定义的测试结构对混合信号电路的测试方法进行研究,设计出符合IEEE1149.4标准的边界扫描控制器及其验证电路,实验结果表明该测试控制器能实现对混合信号电路板的测试,大大提高了混合信号电路板的可观性和可控性.     

适用于高速数字网络的边界扫描标准

对适用于高速数字网络的边界扫描标准(IEEE Std 1149．6-2003标准)进行了比较全面的介绍,内容包括：该标准的产生背景以及要解决的主要问题,该标准中使用什么关键技术来解决直流通路表现出的漂移问题和该标准使用的故障模型,新增加的指令EXTEST-PULSE和EXTEST-TRAIN以及它们的基本工作方式,引脚的施行规范以及BSDL文档新的写作要求。基于现代最新科学技术水平,对边界扫描测试的发展方向提出了一些新的看法。     

基于IEEE1149.1标准的在线测试的研究

虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈.针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部分主要实现边界扫描基础测试并为在线测试提供控制信号,在线部分主要实现实时故障的诊断.设计采用Verilog语言建模,并用QuartusⅡ软件仿真.仿真结果表明该设计能较好地检测出实时故障.     

嵌入式芯核测试标准IEEE Std 1500综述

介绍了IEEE 1500标准制定的历程和背景、SoC测试面临的重大挑战及该标准所要解决的问题、IEEE 1500标准的基本结构和使用方法,最后对该标准的未来提出展望.     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

基于MTM总线的边界扫描控制器设计与实现

超大规模集成电路和组装工艺快速发展,电路板结构和功能日趋复杂,将边界扫描技术应用于系统级测试,对提高系统的可靠性和可维护性具有重要的实用意义;在深入研究IEEE1149.5和IEEE1149.1标准的基础上,对基于MTM总线的边界扫描控制器结构进行了研究,解决了IEEE1149.5与IEEE1149.1协议转换中的关键技术,设计实现了内嵌边界扫描功能的MTM总线从模块,使用SpartanⅡ器件实现了基于MTM总线的边界扫描控制器;仿真和实验结果表明,IEEE1149.5总线接口、IEEE1149.1端口和TAP控制器功能正确,符合系统层次化测试的实际要求。     

适用于高级数字网络测试的边界扫描芯片特性研究

为解决高级数字网络交流耦合/差分的故障检测问题,对高级数字网络测试边界扫描标准(IEEE1149.6)进行了研究;针对符合IEEE1149.6标准的典型元件,基于测试结构和测试指令两个方面,简要阐述了高级数字网络的边界扫描测试原理;并对典型元件进行了特性参数分析与测试结构仿真;仿真结果表明:1149.6结构芯片可以实现对交流耦合差分通道中测试信号的边沿检测;最后通过实际的电路测试实验,给出了电路测试设计方法,为熟知边界扫描技术的设计者提供了有价值的参考.     

基于IEEE 1149.4标准的混合电路测试系统设计

随着电子技术的迅速发展,电路系统的复杂度急剧增加,目前约有60%的芯片同时包含了数字和模拟两种信号,电路测试也因此面临着更大的挑战。为解决数模混合信号系统的测试难题,在IEEE 1149.4标准的基础上,设计了一个数模混合电路测试系统方案,系统能够实现混合电路的互连测试与参数测试,通过74BCT8373与STA400芯片对系统的测试功能进行了验证。实验结果表明,该系统测试简单,测量准确。该测试系统的研究设计为下一步进行混合电子系统机内测试设计奠定了基础。