高温SO I CMO S 倒相器瞬态特性的研究

本文主要研究高温SOI CMOS倒相器在（27－300℃）宽温区的瞬态特性。研究结果表明：当采用N^ PN^ 和P^＋PP^ 结构薄膜SOI MOSFET组合，并且其结构参数满足高温应用的要求，则SOI CMOS倒相器实验样品在（27－300℃）具有良好的高温瞬态特性。     

CMOS／SIMOX倒相器的抗总剂量辐照特性

对条栅ＣＭＯＳ／ＳＩＭＯＸ倒相器在不同偏置条件下进行了＾６０Ｃｏγ射线的总剂量辐照试验，比较研究了ＰＭＯＳ、ＮＭＯＳ对倒相器功能的影响，发现ＮＭＯＳ抗总剂量副照性能比ＰＭＯＳ差，主要是ＮＭＯＳ引起器件功能的失效。     

BiCMOS倒相器延迟特性的计算与分析

本对ＢｉＣＭＯＳ倒相器延迟特性进行了系统研究，在分析比较ＭＯＳ与双极器件及其组成电路不同状态下的工作特点基础上，得到ＢｉＣＭＯＳ倒相电路在小注入，大注入和集电极寄生电阻等不同限制条件下的延迟时间的解析关系式，结果表明该模型具有近似于ＳＰＩＣＥ数值模拟精度，为各类高性能ＢｉＣＭＯＳ电路的优化设计与分析提供了理论依据。     

HEMT DCFL倒相器的模拟分析

本文对HEMT DCFL倒相器直流传输特性及瞬态特性进行了模拟分析.在HEMT单管特性分析中,利用了K.Park的I-V特性分析模型,通过对E/D倒相器的驱动管与负载管工作区域的划分,讨论了电压传输过程中三个不同的工作区;模拟瞬态特性时,分别考虑了电流充放电过程中驱动管和负载管的不同工作状态,较为正确地算出了延迟时间;模拟结果与实验及理论分析吻合.     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

CMOS数字集成电路的高温电学性能分析

本文给出了ＣＭＯＳ倒相器的高温等效电路，分析了它的高温直流传输特性和瞬态特性，文章还讨论了ＣＭＯＳ静态数字集成电路高温电学特性的分析方法。本文提出了的ＣＭＯＳ数字集成电路的高温学特性模型和实验结果相接近。     

宽温区高温体硅CMOS倒相器的优化设计

在对体硅 CMOS倒相器直流特性、瞬态特性的高温模型和高温特性深入研究的基础上 ,提出了高温体硅 CMOS倒相器结构参数设计的考虑 ,给出了宽温区 (2 7～ 2 5 0℃ )体硅 CMOS倒相器优化设计的结果。模拟验证表明 ,所设计的体硅 CMOS倒相器在宽温区能满足下列电学参数设计指标 :输出高电平 Vo H>4 .95 V,输出低电平 Vo L<0 .0 5 V,转换电平 V*i (2 7℃ ) =2 .5 V,V*i(2 5 0℃ ) =2 .4 V,上升时间 tr(2 7℃ ) <110 ns,tr(2 5 0℃ ) <180 ns,下降时间 tf(2 7℃ ) <110 ns,tf(2 5 0℃ ) <16 0 ns。     

CMOS／SOI的高温特性分析

采用ＳＩＭＯＸ和ＢＥＳＯＩ材料制作了ＣＭＯＳ倒相器电路，在２５￣２００℃的不同温度下测量了ＰＭＯＳ和ＮＭＯＳ的亚阈特性曲线，实验结果显示，薄膜全耗尽ＩＭＯＸ器件的阈值电压和泄漏电流随温度的变化小于厚膜ＢＥＳＯＩ器件。     

基于全耗尽技术的SOI CMOS集成电路研究

介绍了电路的工作原理,对主要的延迟和选通控制单元及整体电路进行了模拟仿真,证明电路逻辑功能达到设计要求。根据电路的性能特点,采用绝缘体上硅结构,选用薄膜全耗尽SOICMOS工艺进行试制。测试结果表明：与同类体硅电路相比,工作频率提高三倍,静态功耗仅为体硅电路的10％,且电路的101级环振总延迟时问也仅为体硅电路的20％,实现了电路对高速低功耗的要求。     

SiGe沟道SOI CMOS的设计及模拟

在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 ,PMOSFET增加得更多一些     

SOI CMOS FPGA电路设计技术研究

介绍了基于SOI CMOS工艺平台的FPGA电路的设计；结合FPGA电路自身的特点，对电路从标准体硅CMOS工艺迁移到SOI CMOS工艺过程中，在逻辑、版图以及可靠性等方面所作的分析和实践进行了总结。     

0．8μm SOI CMOS技术及电路研制

SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。     

RFSOICMOS技术及其应用

介绍了RF SOI CMOS技术的特点。着重论述了RF SOI CMOS技术的低串扰特性、低损耗特性及其优质无源元件的性能。最后,阐述了RF SOI CMOS技术在RF系统片上集成方面的应用情况。     

多晶硅双栅全耗尽SOI CMOS器件与电路

对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。     

亚微米PD CMOS/SOI工艺及H栅单边体引出研究

研究开发了0.4 μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路.对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究.对沟道长度为0.4 μm、0.5 μm、0.6 μm、0.8 μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义.     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构对ＣＭＯＳ／ＳＯＩ器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构不仅可以降低ＣＭＯＳ／ＳＯＩ电路的源漏寄生串联电阻和局域互连电阻,而且对ＳＯＩ器件的抗辐照特性也有明显的改进作用。     

N+多晶硅栅薄膜全耗尽SOI CMOS器件与电路的研究

选用SIMOX(Separation by Implantation of Oxygen)衬底材料,对全耗尽SOI CMOS工艺进行了研究,开发出了N 多晶硅栅全耗尽SOI CMOS器件及电路工艺,获得了性能良好的器件和电路。nMOS和pMOS的驱动电流都比较大,且泄漏电流很小,在工作电压为3V时,1．2μm101级环振的单级延迟仅为50．5ps。