可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

MIPS扩展硬IP核系列，凸显低成本，高性能优势

MIPS科技宣布，在其硬核知识产权（IP）核产品线中增加两个产品MIPS3224Kc和4Kec硬核，增加了该公司可合成IP核产品线，为新兴无生产线半导体设计公司，以及想将MIPS科技业界领先的32位架构应用数字消费产品系统OEM厂商，提供了一个灵活的、节省成本和低风险的选择。     

一种嵌入式处理器IP的硬核建模技术及实现

本文介绍了嵌入式处理器IP硬核的整套建模技术,并成功应用于一款32位高性能嵌入式处理器.生成的模型能准确描述IP硬核特性,符合业界工具标准输入格式并更易于使用,而且模型以加密或接口模型的方式很好地保护了IP核的知识产权.已有两款使用该处理器IP的SoC系统芯片基于这些模型流片成功,验证了模型的正确性和适用性.     

IP硬核无损测试技术

针对大量IP硬核精准、快速的测试验证需求,在分析现有IP硬核测试技术的基础上,研究了IP硬核无损测试技术.通过设计模拟用户片上系统(SOC)的通用评估系统,将被测IP硬核嵌入在测试电路中,并引入软硬件补偿结构,对信号时序进行校准补偿,对IP硬核精确输入进行控制和监测.结合外部自动测试设备(ATE)与片上评测电路,实现对IP硬核的功能、性能以及可靠性等的精确验证.实际完成了一款基于片上评测电路的静态随机存储器(SRAM) IP硬核测试设计与验证,实现该IP硬核关键时序参数测试,以数据建立时间这一参数为例,分析了其具体测试方法并得到测试结果.采用该测试技术,IP硬核时间参数的测试精度可达ps级,相较于IP硬核封装后测试,充分体现了结果数据的精确性.     

集成电路IP硬核质量评测研究

主要介绍了FSA的IP硬核质量风险评估工具,分析了IP硬核的各种测试类型,对IP硬核的问题规范进行了研究,并建立了硬核评价的数学模型.     

IP软核测试策略及验证方法研究

近年来随着科技的不断进步和发展,集成电路的也在不断发展,呈现出来愈加复杂的趋势,所以芯片的设计也不断的出现了功能的增强、集成程度的提高的发展的趋势。系统芯片SoC成为当下主流的趋势下,IP核也在飞速发展。IP核也就是知识产权IP,分为软核IP、固核IP、硬核IP,其中软核IP以其灵活性高的优点,在复杂的设计中有较强的优势。但是在IP软核的实际应用中,也存在很大的困难和挑战,因此为了能更好的对IP软核进行应用,对IP核进行测试和验证具有重大的意义。文中通过对IP软核的特点进行概述,进而对IP软核的测试和验证方法进行研究,提出方案,以促进IP软核的应用及发展。     

集成电路IP硬核质量评测研究

主要介绍了FSA的IP硬核质量风险评估工具，分析了IP硬核的各种测试类型，对IP硬核的问题规范进行了研究，并建立了硬核评价的数学模型。     

基于EDK的高速数据收发嵌入式用户IP核设计

介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计。在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核RocketIO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性。     

FPGA IP核数字水印保护与检测技术

数字水印技术是一种重要的知识产权核(IP)保护技术,也是应用最广泛的IP核保护技术。介绍了常用的数字水印生成方法,分析了在FPGA设计的各个层面(软核、固核、硬核)的IP核数字水印技术。IP核保护数字水印技术可以分为附加保护技术、约束保护技术和检测技术,从附加和约束两个方面分析了水印嵌入技术,介绍了水印检测技术,分析了各种方法的原理和优缺点。从性能影响、资源开销、透明性、安全性、可信度等5个方面,对几种典型的水印技术进行评估比较,最后指出数字水印技术需要解决的问题和发展趋势。     

Virtex5 FPGA GTP_DUAL硬核两个收发器独立使用的实现

在Xilinx的Virtex5系列FPGA中,基于高速串行通信技术的GTP_DUAL硬核包含了两个收发器,而Xilinx提供的Aurora IP软核代码如果只例化一个通道,将占用整个硬核资源,造成另外一个通道不能再被使用,致使FPGA资源利用率降低。通过对Aurora IP软核代码分析,在GTP封装代码中对未使用的通道添加和修改相应信号,并追加时钟模块、发送模块和接收模块等,实现了一个GTP_DUAL中两个收发器的独立使用,从而提高了FPGA资源利用率,降低了开发成本。该方案已在某重大军工项目中得到了应用。