基于FPGA控制的高速图像实时存储

在高速图像采集中,需要对采集的大量数据进行实时存储。介绍了一种基于FPGA控制的高速图像实时存储系统,该系统能在脱机方式下由FPGA直接控制IDE硬盘,实现高速图像的实时存储,并通过PCI接口对硬盘进行事后访问。目前,采用单硬盘时的记录速度可达到24 MB/s。     

一种多通道高速并行数据采集系统的设计与实现

介绍了一种基于DSP＋FPGA的高速数据采集系统的设计方案，结合TMS320VC5402定点DSP芯片强大的数据处理能力与FPGA构成线性流水阵列结构．该系统能够以80Mbps采样速度完成大容量数据的获取，从而使系统具有良好的数据采集性能。在数据处理过程中，本方案提出了用硬件电路方法来实现数据的实时无损压缩存储或转发．从而实现多通道高速并行数据采集的设计思路。     

基于ARM9与FPGA的嵌入式固态存储系统

设计并实现了基于ARM9与FPGA协同工作的嵌入式固态存储系统,详细介绍了系统的组成,关键器件的性能特点与重要模块的功能;深入研究了ARM9嵌人式系统的引导方法,Linux下FPGA驱动程序的设计方法,FPGA实时管理固态存储阵列的实现方法.该系统充分利用了构建基于ARM9的linux嵌入式系统的高效便捷的优势;同时充分发挥了FPGA丰富的I/O引脚、可靠的实时处理等优点,软硬件合理结合,较好地满足了系统对外接口的要求,系统存储容量与记录速度的指标要求.     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块.系统设计采用多通道数据的同步实时采集以及坏块检测技术.多通道同步数据采集模块能够实现同时测量多路相关信号.数据存储模块能够准确无误存储采集数据,便于后续数据分析.经实际运用,系统可满足多通道同步数据采集存储要求.其性能安全可靠.     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块。系统设计采用多通道数据的同步实时采集以及坏块检测技术。多通道同步数据采集模块能够实现同时测量多路相关信号．数据存储模块能够准确无误存储采集数据,便于后续数据分析。经实际运用,系统可满足多通道同步数据采集存储要求,其性能安全可靠。     

基于闪存的高速大容量存储系统设计

介绍一种基于Flash和FPGA的高速大容量数据存储系统的组成机制和实现方法,并且给出了系统的硬件结构及软件设计流程.在分析了Flash结构和特点的基础上引用并行总线和多级流水技术实现了高速存储,采用ECC数据校验和自动屏蔽闪存坏块的方法提高了数据存储及回放的可靠性.实验结果表明,该存储系统工作稳定,存储速度高、容量大、可靠性好.     

基于FPGA的弹载多参数存储系统设计

为了解决导弹飞行弹体遥测数据的高精度采集的问题,设计一种以FPGA为高精度的多参数采编存储系统,系统主要由数据采集模块、数据实时监测模块、数据存储模块组成,采集模块对不同的模拟信号和数字信号进行采集、编帧。实时监测模块能够在采集过程中对数据进行实时监测,并通过长线完成与上位机通信,存储模块能实现硬回收和数据进行回读。为实现高精度采集存储加速度计信号,研究了利用高精度A/D转换器对加速度计信号进行采集,对提高A/D转换电路信噪比做出了分析,使其满足精度范围要求。实验结果表明,该采编存储系统采集精度高、性能可靠。     

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

基于模式识别的机器人运行轨迹数据分类存储系统设计

目前传统数据分类存储系统多数基于遗传算法,这类系统存在系统吞吐量较差、效率低的问题。为此,设计一种基于模式识别的机器人运行轨迹数据分类系统。首先设计系统整体框架,包括数据采集、处理以及存储模块;其次在硬件设计上,选择XC2VP30芯片作为FPGA核心芯片,设计数据采集模块接口电路,利用合适的FLASH芯片进行数据存储完成系统硬件设计;最后根据模式识别方法,建立标准数据样本集,确定特征向量,计算隶属度函数完成数据分类,再利用FPGA将已分类数据存储至FLASH模块中完成软件设计。测试结果表明,与传统的数据分类存储系统相比,基于模式识别的机器人运行轨迹数据分类存储系统的系统吞吐量提高了15.9%,效率得到了提高。     

POS系统中数据存储电路的设计与实现

针对POS系统对存储电路的特殊要求,以高性能32位ARM内核微处理器STM32作为核心控制器,高速大容量SD卡作为存储介质,利用CAN,RS 422,RS 232等多种外部通信接口,设计一种能够实时记录POS系统工作数据和工作状态的数据存储系统,最终实现了对IMU原始数据、GPS导航数据和POS实时导航数据的透明存储。     

基于DSP+FPGA的实时视频信号处理系统设计

实时视频信号处理的实时性和跟踪算法的复杂性是一对矛盾,为此采用DSP+FPGA的架构设计,同时满足实时性和复杂性的要求,提高了系统的整体性能。DSP作为主处理器,利用其高速的运算能力,快速有效地处理复杂的跟踪算法;FPGA作为协处理器,完成视频图像的接收、存储、预处理,使设计具有更大的灵活性。系统采用了形心跟踪和相关跟踪两种算法。实验证明,该系统可以稳定地实时跟踪运动目标。     

基于VXI总线的水声基阵信号采集与分析

针对水声基阵信号采集通道多,数据传输量大,采用基于VXI总线的商业货架仪器开发了一套32通道阵列信号采集及高速实时数据记录系统,并对采集的数据进行阵列信号处理;对该系统的硬件集成、软件设计及阵列信号处理测试程序集的开发作了介绍。该系统集成度高,具有良好的便携性和可扩展性,在水声基阵信号采集与分析中广泛应用。     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

基于FPGA的语音录制与回放系统

系统用FPGA实现了I2C总线控制器,以Altera公司的NiosⅡ嵌入式软处理器为核心,结合高品质数字信号音频编/解码芯片WM8731成功地实现了语音的录制及回放功能,同时利用Matlab7.0.4软件对所采集的语音数据进行仿真。系统采用SoPC技术,自行设计采集模块和I2C协议驱动模块,并通过AWALON总线挂载在Nios软核上实时高速采集与回放。实践表明,系统具有集成度高,稳定性好,实时性强的特点。     

基于CPCI架构的大数据量红外图像实时处理系统

针对大规模、高帧频的红外探测器所具有的红外图像数据量大,对图像的传输速度和处理能力要求高的特点,提出了一种高性能的红外图像实时处理系统。该系统依托CPCI体系架构具有的传输速度快、扩展能力强、可靠、稳定等特点,通过利用FPGA+DSP的高速信号处理平台,实现大数据量红外图像的高速传输、实时处理、信息融合、目标检测和目标跟踪功能。该系统架构设计简单,使用灵活,扩展性好,充分结合了不同处理器件的优点,具有图像处理能力强、数据传输速度快、接口可靠方便和编程灵活等特点。该系统已经在具体项目中得以应用,能够满足大数据量红外图像实时处理的要求。     

高速弹丸位置坐标自动测量系统设计

为了精确测量高速弹丸穿越光幕靶瞬间的位置坐标,设计一种基于FPGA加DSP的实时图像处理板卡,采用处理板卡与嵌入式软件算法相结合的方式组成高速弹丸位置坐标自动测量系统。该系统可以设置相机面阵和线阵工作,使测量前端自动互瞄、自动组成光幕靶,提高系统自动化程度。设计基于FPGA的SATA硬盘阵列控制方法,保证高速图像的实时记录和回放。利用FPGA实现的PCIe接口保证上位机与板卡数据交换和通信的实时性。实验结果表明,本系统能够自动完成测量前的准备工作,高速弹丸的捕获概率超过99%,以中心点为原点的200mm直径范围内的测量精度优于1mm。本系统能够满足高速弹丸位置坐标的测量需求,具有捕获率高、精度高、实时性好等特点,有很高的实用价值。     

Implementation of complex digital PLL for phase detection in software defined radar

Software defined radar (SDR) has been the latest trend in developing enhanced radar signal processing techniques for state-of-the-art radar systems. SDR provides tremendous flexibility in reconfigurable design and rapid prototyping capabilities on FPGA platform. To cater real-time processing for high-speed radar, COordinate Rotation Digital Computer (CORDIC) unit has been utilized as a core processing element in a complex digital phase locked loop (DPLL) for digital demodulation of received signal. Since the real-time systems are required to handle extremely high sampling rates, the pipelined architecture of CORDIC processing element has been chosen for its inherent high system throughput. The architecture is optimized in terms of bit-length for better convergence and loop performance of the first order complex DPLL during demodulation. TheBOXCARfilter has been used as a low pass filter in the output stage of the detector for better information recovery from narrow samples with little energy signal without incurring hardware overhead. Extensive MATLAB simulations have been added to show the effectiveness of the design for the application of radar phase detection.     

基于FPGA的高速数据采集系统设计

设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计,通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力,较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。     

高空间分辨率大视场遥感相机图像的高速高可靠传输系统研究

提出一种适于高空间分辨率大视场遥感相机的图 像高速高可靠传输系统。首先,分析了TLK2711的通信链路,提出 了基于同步控制字的高速串行传输策略;深入分析了噪声对传输可靠性的影响,进而提出(17,6)纠错编码算法,分析了纠错编码在大视场空间相机中应用的可行性; 最后,在某大视场TDICCD空间相 机样机上进行了系统测试。实验表明,本文系统可以实时传输80路高 量化数据,整个系统有 效数据吞吐率可达13.02Gbit/s;所 提出的(17,6)纠错编码算法纠错能力强,运算速度快,易于硬件 实现,每512Byte数据可纠正32bit的错误,提高了空间 相机高速串行传输的可靠性;系统在不同的传输速度下工作均表现出令人满意的效果。     

基于PCIe总线的红外探测器图像采集系统设计

文中介绍了一种基于PCIExpress（PCIe）总线的高速红外探测器图像采集系统,重点介绍了PCIe图像采集卡和系统的软件设计。PCIe图像采集卡基于FPGA的硬件结构,采用LVDS（Low Voltage Differential Signaling）信号采集高速红外探测器图像数据．通过PLX Technology公司的PEX8311实现PCIe总线2．5Gb／s高速串行数据的收发。系统的软件设计包括驱动程序和应用程序两部分。经测试与验证,该系统能完成红外探测器图像数据的实时采集、处理及存储。性能稳定可靠。系统适用于高帧频、大数据量的红外探测器图像实时采集。