抑制DDS相位舍位杂散的一种新方法

直接数字式频率合成器(DDS)是最新的频率合成技术,它具有分辨率高,频率转换速度快等优点,但是杂散分量丰富.本文旨在介绍相控阵天线抑制旁瓣的几种方法,并利用其中的随机相位馈相法来处理相位舍位条件下的DDS,从而降低杂散电平.     

DDS合成信号的频谱杂散性分析

直接数字式频率合成技术作为一种全数字系统,在硬件方面具有许多优点。但是受奈奎斯特定理、自身的结构缺陷以及目前数字器件工作速度的限制,DDS输出频率较低、杂散性能不够理想,在应用上受到了一定程度的限制。对DDS进行误差分析对于提高系统性能具有重要意义。介绍直接数字频率合成技术的原理,针对相位截断误差,对DDS合成信号的频谱杂散性进行了详细的理论分析,得到采样点数N与截断部分分母M与信噪比的关系曲线,给出了定量分析结果。并结合应用实践,讨论了不同因素对信噪比的影响,提出提高信噪比的方法和思路。     

直接数字频率合成器的杂散分析与频谱改善

介绍了直接数字频率合成器(Direct Distal Frequency Synthesizer,DDFS)的基本原理,分析了DDFS的杂散来源,给出了仿真结果以及对仿真结果的分析,并提出了改善DDFS频谱杂散的方法。     

DDS的频谱研究

直接数字合成技术自出现以来得到了广泛的应用。从理论上分析了直接数字合成频谱杂散的来源,运用信号处理理论推导出其频谱分布的特点。     

DDS幅度量化杂散信号的频谱研究

杂散特性是影响DDS应用和发展的主要因素之一。文中对两类DDS幅度量化杂散信号的特性进行了分析和对比，在此基础上着重对无相位截断杂散时的幅度量化杂散信号进行了DFT分析和波形分析，得到几个关于其频谱特征和功率水平的重要结论，并通过计算机仿真考查了各种DDS参数对信杂比的影响。     

DDS频率合成器杂散的分析与仿真

在理论分析的基础上，利用MATLAB中DSPBulider建立DDS系统，通过实验对DDS的输出进行了时、频域仿真．通过定义输出信噪比，对不同参数设置对系统输出频谱的影响进行了比较，从而为实际系统参数选择提供了指导。     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

DDS频谱杂散分析及其抑制研究

杂散特性是制约DDS（直接数字频率合成）技术进一步应用和发展的重要因素,其相位舍位、幅度量化和DAC（数模转换器）的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中对DDS输出的理想频谱进行了分析,介绍了相位舍位、幅度量化和DAC的非理想特性等杂散源对DDS输出频谱质量的影响;针对杂散源对DDS输出频谱质量的影响,总结了抖动注入法、延时叠加法、数据压缩法等几种抑制杂散的方法,对DDS技术的工程应用具有参考价值。     

DDS相位截断杂散谱精确分析方法的改进

直接数字频率合成器(DDS)相位截断误差序列是DDS输出信号误差的主要来源,很有必要对DDS相位截断误差序列的谱进行研究。文献[1]提出了DDS相位截断杂散谱的精确分析方法,该文对DDS的相位截断杂散谱精确分析方法进行改进,提出一种新的精确分析方法,通过这种方法可以方便地确定不同频率控制字的杂散谱分布。此外新方法对改进算法与原算法的性能进行了分析,通过比较,改进算法的计算量明显比原算法的计算量要小,易于仿真。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

直接数字式频率合成器的原理与设计

本文介绍了直接数字式频率合成器(DDFS)的一般原理,提出了一个改进方案,并用改进方案设计了一个频率范围为0.01Hz～30kHz,频率间隔为0.01Hz,具有晶体振荡器频率标准稳定度的正弦/余弦信号发生器。     

一种减少杂散的直接数字频率合成器改进结构

直接数字式频率合成器（DDS）是一种全数字器件，它不可避免地会引入杂散信号。杂散多且较难预知一直是限制DDS应用的主要因素，文章对DDS的杂散进行了分析，并采用Verilog HDL，设计了一种减少杂散的DDS改进结构，Matalab分析结果表明，所设计的DDS杂散波明显减少，信噪比提高36dB。     

直接数字频率合成器的PFGA实现

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司、生产的型号为MAX5885的专用D／A芯片,利用直接数字频率合成技术,通过Xilinx公司的ISE9．2开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

一种基于非均匀分段线性插值的直接数字频率合成器

提出了一种基于非均匀分段线性插值的直接数字频率合成器（DDFS）的设计方法．在所设计的DDFS的相位幅度转换模块中．通过对正弦函数的0到π/2段进行非均匀分段,然后在每一段中采用线性插值近似实现．采用此方法。在八分段、十四分段情况下DDFS的无杂散动态范围（SFDR）值分别达到64．7dB、73．3dB。