DDS频谱杂散分析及其抑制研究

杂散特性是制约DDS（直接数字频率合成）技术进一步应用和发展的重要因素,其相位舍位、幅度量化和DAC（数模转换器）的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中对DDS输出的理想频谱进行了分析,介绍了相位舍位、幅度量化和DAC的非理想特性等杂散源对DDS输出频谱质量的影响;针对杂散源对DDS输出频谱质量的影响,总结了抖动注入法、延时叠加法、数据压缩法等几种抑制杂散的方法,对DDS技术的工程应用具有参考价值。     

DDS的杂散对比与级联方案的研究

级联是一种通过抑制相位舍位误差来降低DDS输出杂散的设计方案。本文首先对DDS的相位舍位杂散和无相位舍位件下的幅度量化杂散进行了分析和仿真,通过两者在杂散水平和频谱特性上的对比为级联方案的可行性提供理论依据,在此基础上给出两种级联方案,并对方案进行了研究和输出仿真。     

DDS频谱分析及一种新型的改善方法

从理论上分析了DDS频谱杂散的来源和特点,在此基础上讨论了一种新的DDS结构,采用扰码技术来抑制DDS相位舍位杂散,并且用计算机模拟表明这种新结构大大的消除了DDS的相位舍位杂散。     

DDS的杂散分析及降低杂散的方法

对直接数字频率合成器(DDS)的相位截断杂散、幅度量化杂散及非线性杂散的频谱特征和分布规律进行了定性分析,得到相位截断是DDS输出频谱杂散的主要来源.利用得到的结论提出了合理选择时钟频率的方法,用于抑制DDS输出信号中的相位截断杂散,然后探讨了DDS级联设计的方法,用于降低系统设计中DDS输出信号的杂散,最后进行了计算机仿真,证实了本文方法的可行性.     

直接数字式频率合成器的杂波抑制度分析

着重研究了直接数字式频率合成器(DDS)的频谱特性。以信号的数学模型和频谱为出发点,归纳出DDS在有相位截断时信号的杂波抑制度的计算,并得到杂波抑制度与频率控制字、截断误差、D/A位数的关系,为研制低杂散DDS提供一定的理论依据。     

DDS的频谱分析及一种新的ROM压缩方法

首先介绍了直接数字频率合成(DDS)技术的基本结构和理想情况下DDS的输出信号频谱特性,然后分析了实际应用中DDS杂散信号的主要来源,总结出杂散分布规律,尤其对相位截断时杂散信号的频谱特性进行详细的研究,并利用MATLAB进行仿真验证,给出了仿真结果,最后对一种新的数据压缩方法进行了分析和研究,从而改善了杂散频谱质量.     

DDS频率合成器相位截断误差频谱特性仿真分析

DDS频率合成器中由于一般只取相位累加器的高A位，用来寻址，从而产生了相位截断误差，导致输出谱杂散。利用仿真工具Systemview对相位截断误差频谱特性进行了仿真分析，对DDS频率合成器设计中频率控制字及低通滤波器的选择具有一定的指导意义。     

DDS杂散抑制技术的研究与实现

杂散特性是影响直接数字频率合成器(DDS)应用和发展的主要因素之一.对理想DDS杂散的特性进行了分析,在此基础上给出了DDS杂散的来源,详细讨论了延时叠加、相位扰动等抑制杂散的方法.并采用相位扰动和延时叠加相结合的方法在FPGA上完成了DDS的设计,得到了理想的正弦波形,其波形平滑,频谱纯正,抑制效果良好.     

一种改善杂散的DDS频率合成器

相位舍位及量化噪声引起的杂散问题一直是数字频率合成器研究的重点.针对杂散问题,使用了修正频率控制字和相位抖动两种技术,再结合延迟叠加方法,很好地降低了幅度量化杂散和相位舍位杂散,提高了系统的信噪比.最终经由仿真验证了此方法能够有效抑制离散的杂散并且能够很好地改善由于相位抖动所引起的底部噪声过多的问题.     

DDS相位截断杂散谱精确分析方法的改进

直接数字频率合成器(DDS)相位截断误差序列是DDS输出信号误差的主要来源,很有必要对DDS相位截断误差序列的谱进行研究。文献[1]提出了DDS相位截断杂散谱的精确分析方法,该文对DDS的相位截断杂散谱精确分析方法进行改进,提出一种新的精确分析方法,通过这种方法可以方便地确定不同频率控制字的杂散谱分布。此外新方法对改进算法与原算法的性能进行了分析,通过比较,改进算法的计算量明显比原算法的计算量要小,易于仿真。     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

直接数字频率合成技术杂散信号频谱性能分析

本文介绍了直接数字频率合成技术DDS(Direct Digital Frequency Synthesizers)工作原理,分析了其理想频谱;采用信号分析的方法深入研究了DDS存在相位截断和幅度量化时引入的杂散信号频谱分布的规律和性能;定性讨论了DAC非理想性对DDS输出杂散谱的影响。最后进行计算机仿真分析并验证了结论。所得规律性结论为DDS设计和工程应用开发中的参数选取、杂散评估和杂散抑制提供重要的理论依据和经验参考。     

基于DDS的DTMF软件合成器

介绍了一种基于ＤＤＳ的ＤＴＭＦ软件合成器之工作原理及其实现,分析了时钟相位噪声、杂散噪声、相位截断误差对输出滤形的影响。这种基于ＤＤＳ的ＤＴＭＦ软件合成器的输出频率步进均匀,频率分辨率高,可产生任意频偏的ＤＴＭＦ信号,适用于ＤＴＭＦ电路的计算机测控系统。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

DDS信号产生电路相位噪声的分析

相位噪声是制约DDS用于高稳定频率源的的关键指标。文中定量给出了DDS内部相位截断误差、幅度量化误差、DAC以及参考时钟源对相位噪声的影响，并着重分析了DDS外围电路对相位噪声的影响，讨论了相位噪声恶化的原因，给出了进行电路设计时需要注意的一些事项，对设计低相噪DDS信号产生电路有很大的帮助。     

DDS的输出杂散及抑制技术

文章列举了造成DDS输出杂散的主要来源,针对累加器相位截断造成的DDS输出信号误差进行分析,并应用适当的随机序列累加到DDS的相位序列中,从而将周期性误差序列造成的幅度较大的杂散变成均匀分布的宽带噪声,在一定程度上改善了DDS的输出频谱。     

一种降低DDS相位截断误差的方法

分析了直接数字频率合成技术(Direct Digital Synthesizer,DDS)的工作原理及其频谱特点,在此基础上介绍一种可降低相位截断误差引起的杂散的DDS新结构,并给出MATLAB对设计方法进行仿真的结果。     

一种基于二阶相位扰动的DDS杂散抑制新方法

介绍了DDS的基本原理及杂散来源,分析了相位截断杂散原因和普通相位扰动原理,并在此基础上提出一种改进的二阶相位扰动方法。文中对该方法做了推导和论证。研究发现,使用该方法对DDS杂散的抑制效果比普通相位扰动法更显著,可达到每相位位18 dB。最后,利用Matlab中的DSP Builder进行仿真,验证了方法的可行性。