FPGA的空间容错技术研究

基于SRAM的FPGA对于空间粒子辐射非常敏感,很容易产生软故障,所以对基于FPGA的电子系统采取容错措施以防止此类故障的出现非常重要.通过对敏感电路使用三模冗余(TMR)方法并利用FPGA的动态可重构特性,可以有效的增强FPGA的抗单粒子性能,解决FPGA对因空间粒子辐射而形成的软故障.     

一种基于FPGA的容错嵌入式系统设计

在FPGA内部使用各种IP软核搭建了完整的嵌入式系统,实现了用三个MicroBlaze CPU软核进行表决的三模冗余容错方案。同时对μC／OS—Ⅱ操作系统以及应用程序进行改进,在程序的内部加入了错误检测和校正(EDAC)、函数堆栈保护等容错功能。通过实验证明,该系统减小了器件本身和内存模块受到的SEU(Single Event Upset)影响。     

磁盘阵列与双机容错

随着计算机应用和多媒体技术的普及,对数据存储空间提出了更高的要求,而网络化时代,计算机故障随时都有可能影响人们的生活和工作。磁盘阵列和多机容错完美地结合起来将会解决上述问题。     

双机容错系统的仲裁器设计

在本文中采用容错技术、数据安全比较技术为双计算机容错系统设计了一个仲裁器，此仲裁器具有运行可靠、准确性高的特点。     

基于共参考点冗余的航空总线容错接收方法研究

通过对航空总线数据收发方式的研究,提出了一种新型冗余模式,并以ARINC429总线为例,具体设计并实现了这种方法;该方法通过供参考点的方法,引入了硬件冗余,采用模糊算法作为恢复算法,推理出正确的信息,并结合校验位进行纠错;为避免单粒子效应,采用分层三模冗余的方式实现了这种接收方法;基于FPGA实现了这种方法,对受到干扰时ARINC429信号的接收,并用进行了仿真验证;验证结果说明,这种方法不仅能识别出因受干扰而产生的错误数据,还能对大部分错误数据进行纠错,具有极强的抗干扰能力。     

双机容错系统FTDC的设计与实现

给出了一种利用现有计算机和少量必要的硬件,以容错管理软件为主要手段实现的低成本双机容错系统,主要介绍了该机的容错设计、容错管理软件的实现以及关键技术等问题。     

面向容错计算机的仲裁系统的设计与实现*

为了解决传统仲裁机制故障覆盖率和故障诊断成功率低的问题,针对容错计算机,提出了一种基于仲裁处理器的仲裁机制,并设计了仲裁系统和仲裁算法.其中仲裁处理器使用三模冗余系统和芯片级的容错设计技术,仲裁算法采用分级方式,同时采用自检测和心跳监测相结合的故障监测机制,有效地解决了单点故障和检测成功率低的问题.最后通过故障注入方式验证了仲裁系统的可用性.     

8086双机容错系统的设计

本文以两台8086CPU为主机和备机，提出一种双机并行工作，热备份切换的双机容错系统设计方案，并着重讨论了该系统实现比较检测、同步等待、程序卷回、自检等硬件和软件容错技术。     

基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

双机双控容错系统的设计

一、引言近年来,随着计算机技术的飞速发展,服务器的性能有大幅度提高,服务器作为关键性事务的业务主机已经成为可能。对于要求有高可用性和高安全性的系统,比如银行系统,用户提出了容错的要求,为此根据市场的需要,我们推出了双机双控容错系统。用两台服务器共同工作,当一台服务器的系统出现故障时,另一台服务器可确保系统工作正常运行,从而将系统风险降低到最低程度,保障了系统的高可靠性,高安全性和高可用性。二、用户系统的要求银行系统是我国生产环节中的重要组成部分,庞大的业务网络为全国城乡的发展做出了巨大的贡献。各…     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

基于FPGA动态部分重构的D/TMR系统设计

在空间环境中,系统的可靠性是保障系统正常运行的关键。针对此问题,提出了一种基于FPGA动态部分重构的D/TMR系统设计,正常工作时采用DMR系统,具有较低的面积开销和功耗;当系统出现故障时,利用FPGA部分动态重构技术切换为TMR系统,不需要额外的故障检测与定位电路,就可以保持系统功能的连续性与可靠性。经实验验证,该设计方案具有可行性。     

高可靠性可重构单板双机系统设计

为了提高某高原无人值守雷达中波控系统的可靠性,必须对波控计算机进行双机热备份设计。介绍了利用两块嵌入式PCI04模块设计的可用于恶劣环境下的双机控制系统,并就双机之间如何实现故障检测、自动切换、系统重构进行了详细的分析,同时对单板双机的可靠性进行了研究分析。     

基于 ATE 的 FPGA 器件测试方案研究磁

在 FPGA 器件的测试领域,由于通用 ATE 的局限性,需要为 ATE 设计 FPGA 配置板。然而目前行业内通用的配置方案测试效率低、可移植性差,给 FPGA 器件测试程序的开发和测试都带来了很多不便。论文提出了一种新的 FP‐GA 多重自动配置技术,设计采用 FPGA 作为主控制器,大容量 FLASH 芯片用于存储目标 FPGA 的配置数据,具有大量存储、调取灵活、配置快速等优点,实现了 Xilinx 公司绝大部分不同型号的 FPGA 器件的多重、自动、快速重配置,有效地解决了原配置方案的弊端,提高了 FPGA 测试的效率。     

基于FPGA的容错计算机故障注入研究

为了验证以FPGA为主控制器的容错计算机的可靠性,利用构造双NIOSII系统的方法,设计了模拟量、数字量、通讯量以及单粒子效应的故障注入系统。该系统可以通过软件由用户选择故障参数,对容错计算机进行故障输入。它无需改变原容错计算机的硬件设计,对原操作系统也无特殊的要求。     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

基于局部重配置的FPGA互连测试诊断

针对FPGA互连开关的常开、常闭、线段的开路、常0、常1故障,以及连接于同一开关矩阵的互连线段桥接故障的测试诊断问题,提出一种自动生成与应用无关的测试配置进行故障诊断的方法。通过对布线资源图中节点分方向遍历、生成全局和局部测试配置,用JTAG施加测试激励和回读结果。实验结果证明只需要较少配置时间就能够使互连故障覆盖率达到100%。     

基于中间件的动态重配置容错对象管理框架

该文从容错QoS角度出发,为现有的基于中间件的容错对象管理框架增加自适应特性．首先把动态童配置定义成容错属性集（及其实现）、计算环境和资源变化描述、动态调整算法三者之间的互动关系,然后采用反射模型和发布／订阅模型建立了一个动态重配置管理框架,可以使系统在发现计算环境的变化、定制动态调整算法等多方面得到有力的支持,为系统有效实施动态重配置奠定了基础．     

基于动态局部重配置的FPGA抗辐射模拟

提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具有良好通用性,能更准确、高效地进行模拟,且成本较低。     

基于FPGA内存数据保护技术的设计与实现

为了提高内存数据的可靠性,内存保护技术正广泛应用在高端容错计算机中。为此,提出了以现场可编程门阵列（FPGA）为控制器实现一拖二的内存热备份技术,对内存数据进行高效的保护。分析FPGA内部接口IP的延时后,提出了采用FPGA原语实现双倍数据速率（DDR）数据的采集与处理方法。搭建了以镁光的同步动态随机存取存储器（SDRAM）颗粒为控制对象的仿真模型,验证了该方法的有效性。阐述了以赛灵思公司的FPGA芯片做主控器,实现内存热备份功能的应用实例。该方法不仅可有效保护内存数据,由于FPGA的可编程性,使计算机系统具备了在线扩展（容量）、在线升级内存的功能,可以满足特殊行业不宕机、实时容错的要求。