基于FPGA的嵌入式系统设计

提出了一种基于FPGA(现场可编程门阵列)和软核CPU的嵌入式系统设计的新方法。FPGA芯片选用A ltera公司的Cyclone系列芯片作为处理器,配合A ltera公司的NIOS软核嵌入式处理器构成整个系统的核心;操作系统采用μC/OS嵌入式系统,并移植到FPGA平台上;外围添加USB接口作为扩展接口,使用Cypress公司的EZ_USB系列芯片;整个系统以FPGA和NIOS为中心进行设计,外围接口包括JTAG、串口、USB口等。给出了系统硬件架构以及与USB芯片的接口应用电路。     

基于DSP和FPGA的高光谱图像处理系统设计

针对高光谱图像的处理系统需要具有数据吞吐率高、处理速度快及存储量大等特点,设计了一套以DSP和FPGA为核心处理器的嵌入式高光谱图像处理系统．系统采用USB接口10方式,选用TI公司TMS320C6000系列DSP和Altera公司的CycloneⅡ系列FPGA作为核心器件．首先给出了硬件实现总体框图,然后介绍了所采用的芯片,并详细叙述了FPGA周围电路的连接及系统工作原理,最后利用高光谱图像目标识别算法对系统加以验证．     

基于Cyclone系列芯片DDR实现

目前DDR作为一种成熟的技术已取得广泛应用,Altera公司包括Cyclone系列在内的多款FPGA芯片均提供对DDR支持。通过对基于Cyclone系列芯片DDR数据传输原理以及对综合使用宏函数模块2个DDR设计实例比较深入的分析探讨,为进一步的工程技术应用奠定了良好的基础。     

基于FPGA的网络接口设计与应用

本文是基于FPGA的网络接口部分的设计，主控芯片是Al-tera公司生产的CycloneⅡ系列的FPGA，型号为EP2C8Q208C8。CycloneⅡ系列是ALTERA公司基于Cyclone系列获得极大成功的基础上推出的，它具有更低成本、更大的容量和更多的特殊性能的特性。     

新品快递

Altera推出低价位CycloneFPGA器件Altera公司于９月中旬宣布推出界成本最低的Cyclone器件系——FPGA系列，价格低到每１０００逻辑单元１郾５美元。与以往同类产相比，价格便宜一半，而容量却高４，管芯缩小为６０％。Cyclone器件特性：容量和存储量：Cyclone器件容为２９１０～２００６０个逻辑单元（２４万逻辑门或１００多万个系统门）和多２８８kB的RAM。专用存储器接口电路：可采用双据率（DDR）SDRAM和FCRAM器件单数据率（SDR）SDRAM器件进行信，速率高达２６６Mbit／s。I／O标准：支持多种单端I／O标准行片外数据…     

一种新型的基于FPGA的HDB3编解码器

提出了一种新型的基于FPGA的HDB3编解码器设计方案,实现了硬件电路设计和软件仿真.仿真是通过在QuartusⅡ7.2开发环境的Cyclone Ⅱ系列EP2C35F672C8芯片来实现的.     

基于CPCI接口的图像采集卡的设计

针对图像采集对数据的可靠性、稳定性传输要求,利用PLX公司的PCI 9656作为CPCI的桥接芯片,以ALTERA公司的Cyclone Ⅲ型FPGA作为时序控制、数据缓存,实现了CPCI接口的专用图像采集卡的设计。     

基于FPGA的参数可调RS422接口电路设计实现

介绍了一种基于FPGA的波特率可变、数据位和停止位长度可调、奇偶校验功能可选的RS422串行信号接口电路设计。该设计以Altera的Cyclone系列芯片EP3C80F780I7作为控制芯片,以ADI的ADM2687EBRIZ作为RS422差分信号处理芯片。此外,该设计所有运算功能均采用硬件逻辑实现,具有可靠性高、通用性强的特点。     

基于SOPC技术的高速数据采集系统的设计

提出了一种基于SOPC技术的高速数据采集和传输系统的解决方案.该系统通过在一片Altera公司Cyclone Ⅱ系列的FPGA芯片上配置Nios Ⅱ软核处理器、自定义的接口逻辑、传输模块和总线接口模块来实现其主要硬件电路,并利用软件集成开发工具IDE进行了系统软件设计.按该方法设计的数据采集系统,可以达到较高的数据采集速度和数据传输速度.由于采用了SOPC技术,该系统具有设计灵活、集成度高,以及较小的体积和较低的功耗等优点.     

基于SOPC的红外智能视频终端设计与应用

提出了一种基于SOPC的TAU320红外热像仪联网方案。采用美国Altera公司生产的 Cyclone III系列FPGA芯片作为平台,搭建了包含SRAM、W5300多个外设接口的SOPC系统。通过TAU320热像仪 采集视频数据,并将其乒乓存储至SRAM;采取DMA方式读取数据,经W5300网络芯片将其传送至远程PC 机。PC端用于控制硬件电路的工作状态切换以及实现视频显示。本文系统采用TCP协议实现了视频数据传 输,并具有体积小、功耗低、控制灵活等特点。     

基于LVDS技术与FPGA的高速通讯应用研究

针对电子系统设计中不同电路板之间的大量数据的高速实时传送问题,提出采用并行低压传送技术的解决方案;由于Altera公司的Cyclone系列产品提供了对低压差分信号(LVDS)接口的支持,因此选用该器件在宽幅面喷墨绘图机设计中实现了高速的并行低压差分传送接口,数据传输的速率达到20 MB/s。     

高速数据传输接口--光纤通道

光纤通道（Fibre Channel)是一种高性能串行数据接口,支持SCSI、ATM等上层数据传输协议,具有可靠性高、速度快和传输距离远的特点,主要用来连接大型机、服务器和存储设备以实现高速大容量的信息传输。本文介绍了光纤通道的数据传输率、拓扑结构和类服务,分析了光纤通道在解决I/O瓶颈问题方面的优越性。     

Design of 2xVDD-tolerant mixed-voltage I/O buffer against gate-oxide reliability and hot-carrier degradation

A new 2xVDD-tolerant mixed-voltage I/O buffer circuit, realized with only 1xVDD devices in deep-submicron CMOS technology, to prevent transistors against gate-oxide reliability and hot-carrier degradation is proposed. The new proposed 2xVDD-tolerant I/O buffer has been designed and fabricated in a 0.13-μm CMOS process with only 1.2-V devices to serve a 2.5-V/1.2-V mixed-voltage interface, without using the additional thick gate-oxide (2.5-V) devices. This 2xVDD-tolerant I/O buffer has been successfully confirmed by simulation and experimental results with operating speed up to 133 MHz for PCI-X compatible applications.     

Design on Power-Rail ESD Clamp Circuit for 3.3-V I/O Interface by Using Only 1-V/2.5-V Low-Voltage Devices in a 130-nm CMOS Process

A new power-rail electrostatic discharge (ESD) clamp circuit for application in 3.3-V mixed-voltage input–output (I/O) interface is proposed and verified in a 130-nm 1-V/2.5-V CMOS process. The devices in this power-rail ESD clamp circuit are all 1-V or 2.5-V low-voltage nMOS/pMOS devices, which are specially designed without suffering the gate-oxide reliability issue under 3.3-V I/O interface applications. A special ESD detection circuit realized with the low-voltage devices is designed and added in the power-rail ESD clamp circuit to improve ESD robustness of ESD clamp devices by substrate-triggered technique. The experimental results verified in a 130-nm CMOS process have proven the excellent effectiveness of this new proposed power-rail ESD clamp circuit.     

一种基于APB总线的单线接口设计

设计了一种基于先进外设接口(APB)总线的单线数字接口(OWI),APB总线可以配置接口参数并读取接口的状态、数据信息,有着较强的灵活性与可监测性。该接口通过一根公用的数据线实现主机与一个或多个从器件之间的半双工双向通信。相比于其他通信接口,线路简单,节约了I/O口资源,降低了硬件成本。本文基于单线传输协议,对数据传输时序以及状态机进行了设计,通过寄存器转换级(RTL)仿真与可编程阵列逻辑(FPGA)验证,结果显示数据可以稳定正确地通过单线接口进行传输,数据传输速率可达100 kHz。     

A 100-Gb/s throughput ATM switch MCM with a 320-channel paralleloptical I/O interface

For an ATM switch system, we have developed a 100-Gb/s input/output (I/O) throughput optical I/O interface ATM switch multichip module (MCM) that has 320-ch optical I/O ports. This MCM is fabricated using ceramic (MCM-C) technology and very-small highly-parallel O/E and E/O optical converters. It uses 0.25-μm complementary metal oxide semiconductors (CMOS) ATM switch large scale integrations (LSIs) and has a total I/O throughput of up to 160 Gb/s. A prototype module with total I/O throughput of 100 Gb/s has been partially assembled using eight optical I/O interface blocks, each composed of a 40-ch O/E converter and a 40-ch E/O converter; the data rate per channel is from dc to 700 Mb/s. Using this module we developed an optical I/O interface ATM switch system and confirmed the operation of the optical interface     

基于FPGA的中频信号采集系统的设计

为了方便实现试飞试验过程中的试验和分析,利用大多机载设备都设计预留的模拟中频监测输出口,根据软件无线电的设计思想,设计实现了基于FPGA的机载设备中频信号采集系统.系统以FPGA器件Cyclone Ⅱ EP2C35F672I8作为核心处理芯片,利用单片FPGA实现了高速数据流的数据缓存、高速数据存储以及CPCI总线数据...     

基于FPGA的CompactFlash卡端接口设计

根据CompactFlash(CF)规范,设计了一种基于FPGA的CF卡端接口,实现了存储器模式和I/O模式两种方式的接口设计,可作为大部分便携式I/O设备的接口,硬件测试证明本文设计的CF接口可正常与上位机通信.与基于独立接口转换芯片的设计方案相比,本方案设计灵活,系统成本和功耗更低.     

基于FlexRay的飞行仿真计算机1553B单元设计

本文研究了样例无人机飞行仿真计算机的1553B总线接口单元,完成了详细的硬件电路设计。接口单元采用CycloneIII系列FPGA为处理器,接收外部1553B传感器输入数据,通过数据预处理后将数据转换为FlexRay数据格式,发送给飞行仿真计算机的CPU单元,实现外部1553B设备与飞行仿真计算机的实时通信。实验测试验证了设计的正确性,可为新型分布式无人机飞行仿真计算机提供1553B通信接口。