基于VHDL的FPGA器件设计

本文详细讨论了用ＶＨＤＬ语言进行ＦＰＧＡ设计的方法，阐明了ＶＨＤＬ语言的基本概念以及ＶＨＤＬ的综合过程，并举例说明了如何编写可综合的ＲＴＬ级ＶＨＤＬ代码。     

基于VHDL语言的FPGA设计

采用VHDL语言在Xilinx公司的FPGA芯片上实现通用8255芯片的设计,具体介绍了基于VHDL语言的FPGA设计和优化设计的方法。     

基于FPGA的IFFT处理器设计

通过分析FFT的Cooley-Tukey算法,导出相应的IFFT算法。采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核定制FFT功能,分别使用Quartus Ⅱ和VHDL开发工具验证实现。     

基于VHDL语言的智能拨号报警器的设计

介绍了以EDA技术作为开发手段的智能拨号报警系统的实现。本系统基于VHDL语言,采用FPGA作为控制核心,实现了远程防盗报警。该报警器具有体积小、可靠性高、灵活性强等特点。     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

基于FPGA的UART控制器设计

提供了基于FPGA的UART控制器的实现方案,采用自顶向下的设计方法,将系统分割成若干功能模块,分析了整个UART系统的结构及各个功能模块的原理,并通过相应的软硬件环境进行仿真和测试.     

基于FPGA模糊控制芯片的设计

本文提出了一种以EP1C3为核心器件，通过VHDL语言实现二输入一输出模糊控制的控制芯片，允许有16条控制规则(可扩展到256条)，其模糊推理过程既有并行又有串行，每秒钟可以完成5万次完整的模糊推理运算。该控制芯片可以运用到各种实时性要求高的模糊控制系统中。本文详细介绍了知识库存储、模糊化、模糊推理以及去模糊在FPGA中的实现细节。     

用VHDL语言设计流水操作

在介绍了VHDL语言的基本特点和流水线的概念之后,简要叙述了如何使用单赋值代码开发算法的并发性,以获得其流水结构,以便进行电路设计。最后,举例说明了用VHDL语言设计流水结构的一般步骤及在实际工作中的应用。     

基于VHDL等精度频率计的设计

本文利用等精度测量原理,通过EDA技术运用VHDL编程设计一个频率计,精度范围在0.1～100MHz,给出实现代码和仿真波形,基于VHDL等精度频率计设计具有较高的实用性和可靠性。     

基于FPGA的快速傅立叶变换(FFT)处理器的设计

文章针对目前数字信号处理中大量采用的快速傅立叶变换(FFT)算法采用软件编程来处理的应用现状,在对FFT算法进行分析的基础上,给出了用FPGA(Field Programmable Gate Array)实现的8点32位FFT处理器方案,并得到了系统的仿真结果.最后在Altera公司FLEX10K系列FPGA芯片上成功地实现了综合.     

高级综合中工艺单元VHDL模拟模型的建立方法

针对在实现ＨＬＳ／ＢＩＴ系统时,需建立工艺单元的延时模型,面积模型及其ＶＨＤＬ模拟模型库进行讨论,并给出建立上述诸模型的方法,用此方法建立的ＶＨＤＬ模型可嵌入到大多数ＶＨＤＬ模拟器,从而实现工艺相关的“后模拟”,这对高级综合器的使用才十分有用,因此,本方法具有一定普遍意义。     

VHDL语言高级综合子集的确立及其实现方法

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合。本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法。     

VHDL高级综合系统设计中某些关键问题的技术决策

本文的研究实现了从电路系统行为（含算法及功能）的ＶＨＤＬ描述到ＲＴＬ和逻辑结构级描述的高级综合，并针对ＸｉｌｉｎｘＦＰＧＡ文件库映射成工艺相关的ＡＳＩＣ，直至生成ＦＰＧＡ的器件，整个系统包括七个部分，本文重点讨论每个部分技术决策以及在ＳＵＮＳＰＡＲＣ２个实现的运行结果。     

VHDL高级综合系统中多层次、多目标工艺映射策略及其实现

从国内实际出发,在分析当前工艺映射技术的基础上,提出从高层次（ＲＴＬ）和逻辑级两个层次上进行工艺映射的策略。提出并讨论了基于知识的高层次（ＲＴＬ）工艺映射方法,并将该方法与传统的逻辑级工艺映射方法相结合,建造ＭＬＴＭＭＴ（Ｍｕｌｅｔ－Ｌｅｖｅｌ Ｔｅｃｈｎｏｌｏｇｙ Ｍａｐｐｉｎｇ ｆｏｒ Ｍｕｌｔｉ－Ｔａｒｇｅｔ,多层次、多目标工艺映射）系统。在ＭＬＴＭＭＴ的具体实现上,采用了基于知识与基于算法     

VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合、模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于ＶＨＤＬ ＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例。     

基于多种EDA工具的FPGA设计流程

本文介绍了FPGA的完整设计流程，其中包括电路设计与输入、功能仿真、综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证、调试与加载配置等主要步骤。并通过一个8-bit RISC CPU的设计实例系统地介绍了利用多种EDA工具进行FPGA协同设计的实现原理及方法。     

一种图形码编码方案的研究

文中研究设计了一种易于手工表示和便于机器识别的图形码编码方案,给出了其利用图形结构描述数字字符的研究思路和设计方法,为了提高识别检错能力和便于人工记忆与手工表示,该图形码被设计成为一种有权的ｍ取ｍ码,使用现有技术,其机器人识别误码率可以与条码媲美,不同职业、不同文化水平者均能容易地使用它手工表示数据。     

基于FPGA的密码锁的设计

针对传统的密码锁存在安全性低、稳定性差等问题,提出一种基于FPGA的密码锁的设计方法,以现场可编程逻辑器件为载体,并采用Verilog HDL硬件描述语言,实现密码锁的解锁、修改密码、报警提示和数码管显示功能.密码锁系统主要由按键输入模块、按键消抖模块、分频模块、密码检测模块、输出控制模块、译码显示模块组成.利用Qua...     

高级综合中基于知识的RTL映射方法的研究

本文通过对ＶＨＤＬ语言高级综合系统ＨＬＳ／ＢＩＴ中寄存器传输级约束和工艺映射子系统的介绍，论述了利用智能技术创建的智能约束目标库及其相关机制，在此基础上，提出了适合ＲＴＬ工艺映射的基于知识的单元匹配方法。     

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。