基于DSP的纸币光变油墨自动识别的研究

在同一光源不同照射角度下,光变油墨数字颜色存在着明显的变化,这是进行纸币的真伪识别的重要方法之一,区别于人工识别,在纸币真伪鉴别上提出了针对光变油墨技术的机器识别方法,纸币机器自动识别系统主要由高速数字信号处理器（DSP）、现场可编程门阵列（FPGA）和彩色CCD摄像机组成。该系统由FPGA对视频数据流进行预处理并且控制多个存储区有序切换,完成纸币图像数据的实时采集存储;针对图像数据的特点,基于片上可编程系统（SOPC）的概念,FPGA中集成了Nios软核实现并行处理,DSP完成纸币的识别过程。通过实验验证了针对光变油墨技术的机器识别方法的可行性和正确性。     

一种纸币识别方法研究

快速准确的纸币清分在银行业中具有非常重要的意义。清分系统包括纸币图像采集、图像预处理、特征提取及分类器设计等几个步骤,其中分类器设计是核心技术基础。论文提出了一种用于高速纸币清分的人民币识别方法,该方法基于整张纸币的特征提取,采用了基于结构风险最小化的高斯混合模型(GMM)设计识别分类器。实验结果表明,提出的方法取得了较高的识别率。     

一种实时纸币识别方法的研究

纸币清分是银行的一项重要业务，目前人民币的机器清分技术还是我国的一项空白．提出了一种用于高速纸币清分机的实时人民币识别方法，该方法提取了纸币图像的方向块特征，将人民币的长度和宽度作为识别特征，采用了改进的Kohonen网络设计了识别分类器．实验结果表明，提出的方法取得了较高的识别率，并且满足了实时性的要求，并且已经在一个实际的系统中得到应用．     

基于ARM的纸币号码识别系统

针对纸币号码识别系统需求不断攀升,采用ARM,FPGA技术及接触式图像传感器（CIS）图像采集系统,提出一种实时采集高速图像信息及图像预处理的方法;系统以硬件设计为主,采集到的CIS图像信号经过明暗输出补偿、二阶滤波、模数转换、二值化等前置调理,保存在静态同步内存（SRAM）中,供ARM作进一步图像处理;系统中CIS传感器的时序信号由FPGA设计,实验表明,该识别系统运行稳定可靠,实时性好,集成度高,采集图像清晰,号码识别准确率高。     

连续小波变换奇异性的真假纸币识别研究

针对纸币造假技术不断提高的现状,提出了一种新的真伪纸币识别方法。通过采用连续小波变换的Lipschitz指数来表示纹理的粗糙程度,进而对真假纸币纹理特征进行定量描述,以此作为判断纸币真假的标准。仿真结果表明,该算法能够有效地识别真假纸币,且精度较高,在一定程度上提高了鉴别真假纸币的能力。     

面向轨道自动售检票应用的纸币接收机设计

针对目前国内城市轨道交通自动售检票系统国产化程度不高的问题,设计一种面向轨道交通自动售检票应用的纸币接收机系统。该系统整体采用高可靠性结构设计方案提高安全性,减少卡币率。硬件上运用模块化设计,各模块独立的ARM高性能处理器、高速直流无刷电机和阵列式传感器可保证处理速度,便于产品维护和升级。软件上利用PCA算法降维,并用欧式距离法建立模板鉴别纸币。测试结果表明,该系统能够快速、准确地鉴别纸币,真币接收率和卡币率指标达到工程化要求,且接收时间提高1s以上,解决了轨道交通领域服务密度大、故障率高的问题。     

人民币纸币号码的快速识别

探讨人民币纸币号码的快速识别,首先要将采集到的人民币纸币图像进行去噪、二值化、细化、剔除毛刺、字符分割等预处理,然后针对人民币纸币号码只有数字和大写字母的特殊性,设计出一种基于字符结构特征和拓扑特征的数字和字母识别方法。最后应用Matlab编程实现了人民币纸币号码的快速识别。仿真实验表明,该识别方法具有识别率高、速度快、抗噪能力强等优点。该方法对车牌识别和汉字手写体识别的研究有一定的借鉴和指导作用。     

基于BP神经网络的纸币面向识别方法

纸币面向识别是纸币识别的基础,传统的纸币面向识别方法是人工提取特征,对于污损严重的纸币图像识别效率不高。针对传统方法的缺点,提出一种针对纸币图像的预处理方法。使用基于改进的BP神经网络的纸币面向识别方法,采用对纸币图像分块取平均值的方法提取特征,用量化共轭梯度法进行神经网络的训练,并且在TMS320DM648上进行实现。实验结果表明,这种方法完成纸币图像预处理和面向识别的时间不超过25 ms,准确率高于99%,具有计算量小、识别结果正确率高等优点。     

高速HDLC数据实时接收/测试仪的设计实现

介绍了高速HDLC数据接收／测试仪的设计实现方案。该测试仪通过使用现场可编程逻辑电路（FPGA）技术和多线程软件结构,将硬件的高速处理特性和软件的灵活性相结合。基于PCI总线的硬件接收卡将高速数据实时传送至系统缓冲区,然后调用软件进行并行数据处理,从数据流中提取出测试信息,完成接收与测试功能。     

基于可重构S盒的常用分组密码算法的高速实现

DES、3DES和AES是应用最广泛的分组密码算法，其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现，利用流水线、并行处理和重构的相关技术，提出了一种可重构S盒（RC-S）的结构，并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2．3Gbps和1．4Gbps，工作时钟为110MHz。与其它同类设计相比，该文的设计在处理速度上有明显优势。