基于SOPC技术的串口通信模块的设计

本文利用嵌入式处理器NiosⅡ构建一个可编程片上系统（SOPC）,实现了FPGA片上串口通信模块的设计,避免了传统设计中专用串口扩展芯片进行串口扩展的设计。本文简要介绍了SOPC设计架构,从硬件、软件两个方面详细介绍了基于SOPC的串口数据采集系统的实现。并通过实验验证FPGA与外界系统的通讯的可靠行,有效提高了系统的集成性,降低了硬件成本。     

基于FPGA的核磁共振谱仪发射脉冲波形的设计

基于任意波形发生器的原理,采用DDS(direct digital synthesis)技术,以单片机控制芯片STC89 LE51和FPGA芯片XC5VFX70T为基础进行硬件和逻辑设计,使用ISE10.1和Modelsim软件编写脉冲波形发生器的各个子模块和测试模块,利用上位机软件或者键盘模块进行设置,改变波形频率和相位,最终产生核磁共振谱仪所需的调频调相波形数据.仿真结果表明,该方案产生的信号波形可灵活实现频率和相位的更改,波形性能良好,对于核磁共振谱仪发射脉冲波形的设计提供了可靠的方法和思路.     

基于FPGA的BiSS协议光电编码器通信模块设计

本文完成了基于BiSS协议的绝对位置式光电编码器的通信模块设计。该通信模块以10Mb/s波特率读取光电编码器数据,单次读取耗时仅需4.2μs,是其它同类常用通信协议速度的5倍以上。文中给出了BiSS协议与同类常用协议关键特性的对比,表明其具有通信速度较快、误码率较低、工业应用适应性较强、成本较低等优点。该通信模块基于CycloneI系列的FPGA设计,使用Verilog HDL编写,实验结果表明,模块通信速度较快,工作稳定。     

基于FPGA的高性能信号源模块设计

在深入分析直接数字合成（DDS）原理的基础上,提出了在FPGA上嵌入DDS技术实现高性能信号源模块的设计方案。该方案采用了一种基于FPGA的高速48位DDS相位累加器优化方法,利用高速SRAM和ROM相结合的方式大幅度提高信号源的波形存储深度。选用超高速低失真16位D/A转换芯片AD9726,设计了基于椭圆函数的低通滤波器并给出其仿真结果。测试表明,该信号源模块具有高速度、高分辨率和低失真等特性。     

基于Niosll的嵌入式网络通信系统

设计基于当前流行Altera公司的第二代片上软核处理器NiosⅡ和嵌入式网络通信领域非常成熟的协议栈uIP,文中对NiosⅡ软核处理器进行了简单的介绍,详细介绍了网络通信系统的设计,包括整个片上系统的配置和校验和计算自定义指令;软件设计,包括网络接口芯片底层驱动程序和uIP协议栈程序在NiosⅡ上的移植。     

基于交替采样的频谱分析模块设计

采用时间交替采样技术,基于FPGA高速信号采集结构,设计了基于实时交替采样技术的频谱分析系统,实现了高速数据采样和频谱分析模块;系统完成了FPGA的快速傅里叶变换,有大量复杂的逻辑控制,是用FPGA设计实现的;给出了模拟前端控制电路中重要模块的设计思路、FPGA算法实现过程及测试结果,同时将频谱信息输出到上位机保存显示。     

故障录波装置的通信设计

在故障录波装置的通信要求基础上，提出了故障录波装置的通信设计方案，以解决录波装置的传输瓶颈问题。装置内部采用局域网连接，分析站与多个采集站联成1个网络，采用非面向连接的IPX协议，实现了基于不同操作平台上的通信。装置对外通信，利用Modem进行远传通信，采用自适应的点对点传输方式，实践证明，这种方法有较好的扩展性，设备必要的流程可以避开通信上的冲突。     

基于SOPC系统的0.5T磁共振成像仪控制台设计

针对磁共振成像仪控制台的数字化、小型化发展趋势,设计了一种0.5T 磁共振关节成像仪控制台的总体框架。以 FPGA 的 SOPC(System On the Programmable Chip)系统为仪器控制核心,开发了数字化磁共振成像仪控制台部分,将网络传输、数据处理、射频脉冲及梯度波形产生、外设驱动等各个功能集成在单一 FPGA 芯片中。实现上位机对输出波形,数字调制解调,梯度涡流补偿,抽取滤波等功能的控制。通过各个模块测试,系统功能稳定、脉冲波形可定制,为小型化磁共振成像仪的控制台研制提供了一种可靠性高而灵活的设计方案。     

基于FPGA的可重构测速模块设计

光电编码器以其高精度和高可靠性而被广泛用于各种位移、角度测量的场合。已经有很多测量的方法出现。本文提出一种嵌入式可重构系统设计的方法,把光电编码器测速检测作为模块嵌入在系统中。并且基于这种方法设计了一个控制系统,充分利用了FPGA的高速可重构的特性。最后给出了一些FPGA的仿真结果验证。     

基于IRIG-B的继电保护系统中秒脉冲和250 μs脉冲生成方法

介绍了电力监控和保护系统中,一种采用FPGA生成的基于IRIG-B的秒脉冲和250μs脉冲的方法。该方法相对传统方法简单、代码量小、精确度高、抗干扰能力强、便于控制,生成的秒脉冲和250μs脉冲能满足电力监控和保护系统的要求,保证了系统中合并单元、保护、监控装置的正常运行。     

基于FPGA的PXI-1553B模块设计

1553B总线具有可靠性高、抗干扰能力强、扩充灵活等特点,因此得到了广泛的应用。为了测试带有1553B总线接口的电子设备和电子系统,通常需要在测试系统中配备1553B接口模块。本文介绍了一种基于FPGA的PXI-1553B模块设计,该模块可用于PXI总线测试系统与1553B设备的通讯,完成对带有1553B接口设备的测试。PXI-1553B模块使用FPGA实现PXI总线接口逻辑和1553B的协议控制,逻辑设计使用VerilogHDL完成。模块设计硬件结构简单,具有较高的集成度和可靠性。实验结果表明,PXI-1553B模块能够可靠的完成数据通讯。     

有源屏蔽的超导核磁共振成象磁体的设计

本文提出了一种具有有源屏蔽的核磁共振成象(MRI)超导磁体的设计方法。主线圈和屏蔽线圈几何参数的配合应使磁场中的所有12次以下谐波完全消除,以满足MRI装置对磁场均匀度的要求。屏蔽线圈和主线圈的磁矩正好相互抵消,使离磁体较远处的杂散磁场基本消除,以满足对杂散磁场进行屏蔽的要求。屏蔽线圈径向和轴向尺寸的确定综合考虑了屏蔽效果、超导线用量、屏蔽线圈和主线圈间电磁作用力以及低温容器结构尺寸的影响。文章给出了一个设计实例。     

宣城电力通信网综合监控管理系统的设计

为全面了解电力系统通信网的运行状态,保证各种信息稳定、可靠、迅速、准确地传送,根据宣城地区电网通信"十一五"规划,讨论如何构建电力通信网综合管理系统,更好地对变电站及通信站内的通信设备和通信网络进行有效的监控,以实现通信管理的现代化。     

神经源性膀胱的MRI和MRU诊断方法研究

为分析神经源性膀胱的MRI表现,评价MRI在神经源性膀胱诊断中的价值,对16例经MRI检查的神经源性膀胱进行回顾性分析,结合文献进行讨论。经分析16例都可见不同程度膀胱增大,出现尿潴留征象,有12例膀胱呈典型基底部增宽,向四周突出,顶端变窄,改变似塔状,在矢状位T2加权像和泌尿性水成像MRU能够最清晰显示;15例有不规则膀胱壁的增厚,黏膜面呈现不光整;14例有膀胱壁结节状突起或颗粒状隆起;12例膀胱出现憩室样改变,在T2加权像和泌尿性水成像MRU、反转恢复序列显示清楚。MRI和MRU结合对神经源性膀胱具有较高的诊断价值, 是下尿路贮尿、排尿功能障碍病变优先选择的检查方法。     

核脉冲参数检测系统的FPGA实现

为有效的分析、识别脉冲源特征,本文介绍了基于FPGA的核脉冲参数检测系统的设计。该系统以Ahera CycloneEP1C6Q240C8为核心,以硬件描述语言VerilogHDL表达设计意图,实现了参数检测及串行通信电路的设计。PC端采用图形化编程语言LabVIEW设计下位机软件,显示由RS232传输的参数检测结果。实验结果表明,该系统能有效的实现核脉冲的参数检测,且适用于其他脉冲源的参数检测。     

基于PXI总线的多功能模块设计

介绍了一种基于PXI总线技术,辅以一片FPGA构成多功能模块的设计方法.首先简要介绍了PXI总线的背景和发展现状;然后阐述了该多功能模块的功能;接着详细论述了模块的硬件实现方案,并着重分析了采用现场可编程门阵列（FPGA）技术控制模块的实现方法;最后介绍了仪器驱动程序.     

一种基于FPGA和SRD的超宽带混沌脉冲产生技术

在超宽带雷达系统中,混沌脉冲位置调制(CPPM)信号通常是由时间间隔按混沌变化的高斯脉冲序列组成,针对高斯脉冲的天线辐射效率低的问题,设计一种调制脉冲为单周期脉冲的超宽带CPPM信号源。首先数字仿真验证了Tent映射作为调制函数的可行性,然后利用FPGA模块和以阶跃恢复二极管(SRD)为核心的模拟电路模块获得了主脉冲宽度为590 ps、主峰峰值为-1. 76 V且波形良好的单周期脉冲。自相关运算结果表明该信号具有良好的抗干扰能力和较高的检测概率;频谱图表明该信号没有直流成分,并且在低频区有极少的能量,作为雷达的发射信号时,可有效提高雷达天线的辐射效率。     

基于MCU的LXI B类接口模块设计

在LXI C类接口模块的基础上,设计了基于MCU的LXI B类接口模块.设计中重点解决了基于IEEE1588协议的LXI精密时钟同步问题.在模块设计中采用了FPGA对时间信息加盖时戳,以提高系统的定时精度.该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器.     

Chaotic synchronization‐based communications using constant envelope pulse

We propose use of a constant‐envelope pulse for the purpose of improving noise‐rejection property in chaotic synchronization‐based communication systems. In a conventional system where discrete‐time chaotic signals are transmitted through the pulse amplitude modulation, the correlator output variance increases as the spreading factor decreases, while the synchronization error increases as the spreading factor increases. Therefore, it is difficult to control the bit error rate only by adjusting the spreading factor. In the proposed system, use of pulse width modulation keeps the envelope of transmitted signals constant, which leads to the correlator output with zero variance. The synchronization error is kept small because the spreading factor can be set to be one without increasing the correlator output variance. We have a result of computer simulation showing that the proposed system achieves a bit error performance better than the conventional system. In addition, a new blind adaptive algorithm is proposed which suppresses intersymbol interference. © 2008 Wiley Periodicals, Inc. Electr Eng Jpn, 163(3): 47– 56, 2008; Published online in Wiley InterScience ( www. interscience.wiley.com ). DOI 10.1002/eej.20318