一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

一种适用于高压电源管理的无输出电容自基准低压差线性稳压器

设计了一种用于高压电源管理(Power Management)芯片内部供电的无输出电容、自基准全集成低压差线性稳压器,低压差线性稳压器与电压基准形成自供电自偏置环路,减少了电路的规模。通过对LDO—基准环路小信号特性分析,并用Hspice进行仿真验证,该环路具有足够低的环路增益,低频时能达到-82 dB,不会对供电系统的稳定性造成影响。     

嵌入式低压降线性稳压器设计与分析

以LDO内置在音频功率放大器等系统级芯片(SOC)中实现内部供电电源为目的,给出了一种简单的高精度、宽输入电压范围LDO线性稳压器,采用TSMC 0.6 μm BCD高压工艺实现.与传统方法相比,该电路在温度系数、频率补偿、输出瞬态响应等关键参数指标上有所改进,输出电压作为内部供电电源所需具备的稳定性精度为±1.2%,最大输出负载电流为30 mA.     

一种快速瞬态响应型自启动LDO的设计

设计了一款适用于高压电源芯片的无片外电容快速瞬态响应型自启动低压差线性稳压器(LDO)。该LDO与芯片内部基准电路形成自供电自偏置环路,节省了芯片面积,适用电压范围为3.6～16.0 V,输出电压为5.10 V,具有功耗低、带宽宽等特点。电路采用Hspice进行仿真验证,在典型工艺角下,负载电流经100 mA/μs突变时,输出电压突变量最大为98 mV;在两种极端工艺角下,输出电压突变量最大为111 mV。环路特性仿真验证表明,该LDO带宽为3.6 MHz,3 dB带宽为2.5 MHz,相位裕度约75°,片内补偿电容仅3 pF。     

适用于片内集成的可修调低失调LDO

提出了一种新型可修调低失调LDO电路,该电路适于片内集成应用.现有的修调方法一般直接作用在反馈网络中,修调电路的自身失调会造成修调精度损失.本文提出一种失调隔离模块,以大大减小修调电路引入的误差.仿真结果表明,在修调电路发生10％的电流失调时,输出电压仅变化0.31％,使LDO输出电压的修调获得很好的线性度.     

一种低功耗高可靠上电复位电路的设计

设计了一种低功耗高可靠上电复位电路。为了减小阈值电压受工艺及温度偏差的影响,采用改进的Kuijk带隙基准源结构;同时,设计了带迟滞功能的双阈值电压检测电路,减小了电源噪声对电路输出的干扰。采用HHNEC 0.13μm CMOS工艺,对电路进行仿真。结果显示,在5V电源电压及典型工艺和温度下,整体电路消耗稳态电流为8.5μA;在不同的电压、工艺角及温度组合下,均实现了稳定可靠的上电复位和低电平保护功能,达到了设计要求。     

无片上电容的负载瞬态响应增强型LDO

提出了一种无片上电容的低压差线性稳压器(LDO),通过增加转换速率增强电路,对LDO输出电压的变化进行探测,从而对误差放大器偏置电流进行补偿,达到改善负载瞬态响应的目的。该LDO基于0.18 μm CMOS工艺设计,输出电压为1.2 V,最大负载电流为100 mA。仿真和测试结果表明,该LDO的瞬态负载响应改善明显,具有较好的低功耗特性,在保证电路稳定性的前提下,大大减小了芯片的面积。     

一种高稳定性高精度低压差线性稳压器的分析与设计

提出了LDO,其基于缓慢滚降式频率补偿方法,通过在电路中引入三个极零对(极零对的产生没有增加静态功耗),不仅克服了常规LDO不能使用低等效串联电阻、低成本陶瓷输出电容的缺点,而且确保了系统在整个负载和输入电压变化范围内稳定工作.由于LDO通常给高性能模拟电路供电,因此其输出电压精度至关重要;而该补偿方法能满足高环路增益、高单位增益带宽的设计要求,从而大幅提高LDO的精度.该LDO基于0.5μm CMOS工艺实现.后仿结果表明,即使在低压满负载条件下,其开环DC增益仍高于70dB,满载时单位增益带宽可达3MHz,线性调整率和负载调整率分别为27μV/V和3.78μV/mA,过冲和欠冲电压均小于30mV,负载电流为150mA时的漏失电压(dropout电压)仅为120mV.     

一种应用于SOC电源的内嵌式软启动电路设计

针对SOC系统对电源的上电及稳定性的特殊要求,本文提出了一种全新的片内软启动电路。采用7位DAC控制精密电流源下拉内部基准电压, 实现软启动无缝切换。不仅有效抑制了启动过冲及带载能力问题,提高了输出精度。同时减少了芯片引脚数目以节省PCB板面积。设计电路在一款基于0.35 μm CMOS工艺的电源芯片中进行了验证,测试结果表明,在工作频率为400 kHz,DC-DC输出电压为2.5V,LDO输出电压为1.8V的条件下,系统在使能250μs后成功实现了软启动,并且启动完成后的稳定性也非常好。