基于概率签名的硬件木马检测技术

针对集成电路芯片被植入硬件木马后带来的安全问题,提出一种基于概率签名的硬件木马检测技术。通过逻辑功能检测,采用随机算法构建芯片电路（布尔函数）的概率签名,作为唯一的识别符模板,当被测电路的签名与模板不匹配时发出告警。设计全加器和AES加密2款电路,植入常见硬件木马并进行攻击实验,对这2种电路的原始电路以及植入硬件木马后电路的概率签名是否发生改变进行理论分析与研究。采用统计学参数估计法在FPGA平台进行实验,结果表明,该概率签名技术能检测出一般规模组合逻辑电路中植入的硬件木马,置信度达到95％。     

基于多信号特征融合的硬件木马识别技术

针对现有基于信号特征的硬件木马检测方法中存在木马特征集单一、检测精度低和普适性差等问题,提出一种基于多信号特征融合的硬件木马识别方法.通过分析硬件木马的隐藏性,建立触发节点植入与载荷节点植入的硬件木马隐藏性模型,构造低静态翻转率、低动态翻转率、低组合0可控性、低组合1可控性和低组合可观察性的硬件木马特征集,利用KNN算法建立硬件木马检测模型.实验结果表明,该方法达到了98.23％ 的木马信号平均识别率,与文献[3]和文献[15]相比,分别提高了16.30％ 和10.24％,大幅提升了木马检测能力.     

基于红外光谱分析的硬件木马检测方法

针对传统一维空间硬件木马检测方法中硬件木马产生的信息易被芯片正常工作产生的信息掩盖、二维空间硬件木马检测方法成本较高精度较低的问题,提出了一种基于红外光谱分析的硬件木马检测方法。该方法是一种二维空间硬件木马检测方法,利用红外波波长短以及红外光谱信息损失少的特点可以实现较高的硬件木马检测精度。实验结果表明,通过拟合芯片工作时硬件木马产生的红外光谱并对比参数差异能检测出逻辑能耗量量级为10－3的硬件木马,并在一定程度上识别实现硬件木马功能的逻辑种类。     

针对电路关键路径的硬件木马监测与防护

随着半导体产业的快速发展,硬件木马已经对集成电路的可靠性和安全性带来了巨大的隐患。现有的研究表明,电路的关键路径易受到硬件木马的攻击。针对电路的关键路径提出了预防硬件木马插入的实时监测方案。根据电路的拓扑逻辑顺序计算电路各个路径的延时,选取电路延时最大的路径作为电路的关键路径,计算关键路径上所有节点的转换概率,优先选择关键路径上低于特定阈值的节点进行监测器设计。同只检测电路主输出的逻辑测试法相比,充分考虑了关键路径上硬件木马的激活不改变主输出的情况。实验结果表明,该方案在最多增加24.32%的面积开销下,可以有效地预防和监测硬件木马在ISCAS85电路关键路径的插入。     

基于加权翻转概率的硬件木马检测方法研究

集成电路代工模式以及设计中大量使用第三方知识产权（Intellectual Property,IP）核的现状,导致当前集成电路面临着“硬件木马”的安全新威胁。提出了一种针对门级网表电路进行硬件木马检测的方法。该方法给定电路输入端固定的取值概率,结合电路逻辑门功能和拓扑结构计算电路内部节点的翻转概率,并采用节点扇出对翻转概率进行加权,从而得到电路中的低加权翻转概率节点以实现硬件木马的检测。提出了对应的计算算法和检测流程,并在公开测试集进行验证,以Trust-Hub的AES、b19、RSA、RS232共计15种植入硬件木马的电路为检测对象,检测结果表明该方法的硬件木马检出率平均为92.58%,部分电路最高可达98.9%,最低为86.8%;误报率最低为2.8%,最高为13.2%。     

基于可满足性无关项的硬件木马设计与检测

硬件木马是集成电路中隐含的恶意设计修改,被激活后可用于发起高效的底层攻击.由此,展示了一种新的利用可满足性无关项的轻量级高隐蔽性硬件木马安全威胁.该木马设计方法将轻量级木马设计隐藏于电路正常工作条件下无法覆盖到的可满足性无关项中,使插入木马后的电路设计与原始设计完全功能等价.攻击者只需利用简单的故障注入攻击手段即可激活...     

基于稀有度与逻辑加密的硬件木马防护方法

为了进一步加强基于逻辑加密的硬件木马防护技术,针对稀有节点筛选与基于逻辑加密的硬件木马防护方法,提出基于稀有度的指标检测潜在的触发器节点。结合树形加密结构提出改进型逻辑加密技术,从而能够减小木马节点的误判率,有效防止硬件木马插入并提高对可满足性攻击的防护能力。通过对典型电路的实验分析,该方法可以有效提高对潜在触发器节点的筛选效率,在保证消除稀有节点的前提下进一步提升安全性。     

一种时序型总线硬件木马的植入与检测

RS总线集成电路在航空航天及工业控制领域具有广泛的应用,随着集成电路硬件木马的检测成为研究热点,作为总线硬件木马研究领域的分支,其设计越来越受关注。在常规时序型硬件木马的基础上,针对RS232总线集成电路,设计一种基于可逆计数器的时序型总线硬件木马。采用Xillix公司的ISE软件在RTL层设计相应的RS232总线Verilog代码,并在常规和可逆时序型硬件木马触发阈值呈等差递增的条件下进行Modelsim仿真分析,结果表明,在总线功能需求复杂和传输数据较多的情况下,可逆时序型木马比常规时序型硬件木马具有灵活性和较低的触发率,隐蔽性更强。     

基于延迟序列的硬件木马检测方法

硬件木马对芯片安全和系统安全都已构成实际危害,基于侧信道的检测方法由于可以覆盖芯片设计多个阶段,且相对容易实现,已经成为主流方法.然而,现有侧信道方法往往需要依赖黄金芯片,而且芯片制造过程的工艺变化和检测时的环境噪声也限制了这些检测的有效性.本文提出了一种基于延迟序列的检测(delay sequence-based detection, DSBD)方法,通过仿真延迟序列预测实测延迟序列,依据序列中每个延迟顺序对的一致性来检测硬件木马.与现有的基于侧信道的检测相比, DSBD是建立在延迟序列而不是单个延迟上的,大大减轻了噪声干扰,并且攻击者难以绕过检测,因为其必须正确猜测延迟序列对应的输入向量.对尺寸与原始主电路尺寸比率为0.76%的硬件木马,实现了在无误检率情况下,以92.5%的检测概率进行检测.如果以提高误检率为代价,可检测的HT精度和检测概率可以进一步提高.     

基于反向神经网络的硬件木马识别

针对侧信道、逻辑功能、逆向工程等硬件木马检测技术存在高成本、高设备要求、易受工艺噪声影响和不适用于大规模电路等问题,提出了一种基于反向神经网络的门级硬件木马识别方法。通过提取电路的门级网表特征,使用电路特征集构建全新反向神经网络,训练成门级硬件木马分类器。通过不断调整神经网络的隐藏层数和节点数,实现门级硬件木马识别,最终达到99.82%的正常电路识别率、87.83%的木马识别率和99.27%的线网准确度,在正常电路几乎完全识别的前提下,获得了较高的硬件木马识别效果。     

一种基于快速激活的硬件木马检测法

硬件木马因其巨大的潜在威胁而受到学术界和工业界越来越广泛的关注,而传统的测试技术很难发现这些硬件木马,因此,针对硬件木马的隐藏机制,提出了一种快速激活并检测木马的方法,通过将木马原型植入微处理器OR1200中,并利用大量测试用例激励,激活了木马,验证了该方法的正确性。     

硬件木马防护技术研究

对硬件木马防护技术进行了深入研究,提出一种新的硬件木马防护分类方法,系统全面地介绍了近年来主流的预防与检测技术,并通过分析比对,给出各方法的特点和存在的问题。最后,提出新的防护技术设计思路,对未来研究方向和趋势进行了展望,并给出了基于木马库的硬件木马检测技术设计思路。     

基于多旁路综合分析的硬件木马检测方法

针对硬件木马检测问题,分析了CMOS电路的特性,研究了硬件木马对CMOS电路特性的影响,提出基于工艺噪声背景下,利用电路平均动态电流与最大工作频率旁路分析的硬件木马检测方法.理论分析表明,植入木马后会对电路平均动态电流与最大工作频率的比值产生影响.通过HSPICE仿真,以C432电路作为测试电路,植入大小为1.25％的硬件木马,在15％相对工艺偏差范围下仍然检测出了电路中的木马,验证了方法的有效性.     

基于特征匹配的IP软核硬件木马检测

集成电路设计过程中引入的非受控第三方IP软核较容易被植入硬件木马,以往的功能测试方法较难实现全覆盖检测。为此,分析硬件木马结构及其在IP软核中的实现特征,提出一种基于硬件木马特征匹配的检测方法。给出特征识别流程,构建基于Trust-Hub硬件木马的特征库,在AES算法的RTL,级描述中设计3种不同功能类型的硬件木马电路进行分析。实例结果表明,利用提出的特征匹配方法并结合目标载体特征分析,可在冗余代码不高于10%的精度下实现硬件木马的有效识别。     

基于转换概率及RO结构的硬件木马检测

针对硬件木马倾向于在电路低转换概率节点插入的问题,提出了一种在这些节点处构建环形振荡器（RO）结构的方法来检测硬件木马。该方法首先计算电路节点的转换概率并挑选出低于转换概率阈值的节点,然后在挑选出的节点处构建RO结构,通过RO延时的变化进行木马的检测。实验以ISCAS’85基准电路为基础,并在Spartan6 FPGA开发板实现。实验结果表明,在可接受的面积和功耗开销下,可以检测到仅有一到两个门的小型木马电路,弥补了旁路信号分析法检测小型木马的不足。     

扫描电压对硬件木马检测影响分析

硬件木马是一种微小而隐蔽的恶意电路,它隐藏在目标芯片中,在一定条件下实施对目标芯片输入输出节点状态或功能的恶意修改。随着集成电路设计生产全球化的不断加剧,芯片设计与生产环节的分离增加了芯片被植入硬件木马的可能性,给芯片的安全性与可靠性带来了极大的威胁。因此,如何检测被测芯片是否含有硬件木马,确保集成电路芯片安全变得日益重要。文章基于40nm 工艺库下,对高级加密标准 AES 算法的网表中设计植入相对于无木马AES 电路大小为2.7%的信息窃取型硬件木马,并与无木马 AES 电路作为 Golden 参考模型进行对比,通过分析 PVT（工艺、电压、温度）参数中不同工作电压对电路旁路功耗信息影响的规律,发现由工作电压抖动而引起的功耗噪声可以淹没由硬件木马的植入而引入功耗信息,进而降低硬件木马检测效率,在此基础上文章提出一种基于随机扫描电压叠加的硬件木马旁路功耗信息的显化方法,规避了在常规硬件木马检测时电压波动对硬件木马的检测影响,实现对硬件木马的检测。     

基于木马特征风险敏感的硬件木马检测方法

针对现有硬件木马检测方法中存在的木马检出率偏低问题，提出一种基于木马特征风险敏感的门级硬件木马检测方法。通过分析木马电路的结构特征和信号特征，构建11维硬件木马特征向量；提出了基于BorderlineSMOTE的硬件木马特征扩展算法，有效扩充了训练数据集中的木马样本信息；基于PSO智能寻优算法优化SVM模型参数，建立了木马特征风险敏感分类模型。该方法基于Trust-Hub木马库中的17个基准电路展开实验验证，其中16个基准电路的平均真阳率（TPR）达到100%，平均真阴率（TNR）高达99.04%，与现有的其他检测方法相比，大幅提升了硬件木马检出率。     

一种基于静态分析的多视图硬件木马检测方法北大核心CSCD

随着集成电路产业的全球化,大部分设计、制造和测试过程已经转移到了世界各地不受信任的第三方实体,这样可能存在攻击者在硬件设计中插入有恶意行为电路的风险,即硬件木马。在早期发现硬件木马至关重要,若在设计后期或制造后再想移除它将开销很大。文章提出一种基于静态分析的多视图硬件木马检测方法,首先通过分析Verilog代码得出变量数据依赖图和变量控制依赖图,从多个视角深度挖掘硬件设计的语义信息;然后通过多视图表示目标硬件设计不同视角下的行为表示向量;最后利用多视图融合方法进行协同融合,将得出的表示向量送入分类器中,从而检测Verilog代码是否被插入了硬件木马。实验结果表明,文章所提的检测方法在不依赖设计规范和不局限于模式库的情况下,实现了对硬件木马精确且全面的检测以及对Verilog代码的全自动分析。     

面向FPGA应用的硬件木马植入与检测技术研究

近年来,FPGA的应用愈加广泛。为确保FPGA中数据安全可信,在基于环形振荡器的硬件木马检测方法之上,提出一种在Altera FPGA中使用增量编译技术实现环形振荡器和木马植入的方法以及使用归一化差值算法发现并定位木马的数据分析方法。设计基于环形振荡器的硬件木马检测电路,根据系统规模共部署6级振荡环,每级环形振荡器由121个与非门构成。根据木马电路类型和功耗来源,在电路中依次植入四种典型硬件木马,使用归一化差值算法分析环形振荡器振荡频率,最终实现所有类型的木马定位与检测。检测结果表明,基于环形振荡器的硬件木马检测方法在FPGA中具有很好的木马检出效果,不仅能够检测具有较大动态功耗的木马,也可以完成对具有很小的静态功耗木马的检测。所提出的方法已经在实际FPGA工程中使用,为及时发现木马提供了一种有效途径。     

基于模型检测的硬件木马检测技术研究

硬件木马对原始电路的恶意篡改,已成为集成电路面临的核心安全威胁.为了保障集成电路的安全可信,研究人员提出了诸多硬件木马检测方法.其中,模型检测作为一种形式化验证方法,在设计阶段可有效检测出硬件木马.首先,阐述了模型检测的工作原理和应用流程;其次,介绍了基于模型检测的硬件木马检测技术的研究进展;最后,指出了当前该技术所面...