中国首款卫星DTV信道接收芯片获殊荣

由杭州国芯科技有限公司设计、采用中芯国际0.18μm混合信号技术制造生产的卫星数字电视信道接收芯片GX1101,近日荣获第五届中国国家信息产业“重大技术发明奖”。GX1101是中国首款卫星数字电视信道接收芯片,用于卫星传输的数字解调与信道解码。该芯片采用自主专利的硬件盲扫技     

杭州国芯芯片赢得“重大技术发明奖”

杭州国芯科技有限公司开发的卫星数字电视信道接收芯片(GX1101)和有线数字电视信道接收芯片(GX1001)近日荣获第五届中国国家信息产业“重大技术发明奖”殊荣。这两款获奖芯片分别具有业界最快卫星信道盲扫速度和最强的对付有线网络反射能力的DVB-C信道接收芯片技术,全面突破了卫星和有线广播接收解调关键芯片设计生产的国产化技术瓶颈,形成了有线和卫星接收机的芯片系统解决方案,并已在业界量产应用。其中,GX1101卫星数字电视信道接收芯片2004年底进入市场后,凭借产品的优越性能得到了客户的普遍接受,目前已占据20%以上的市场份额。据悉…     

半导体市场

中芯为杭州国芯赢得了“重大技术发明奖”由杭州国芯科技有限公司设计,采用中芯国际的0．18μm混合信号技术制造生产的卫星数字电视信道接收芯片GX1101,近日荣获第五届中国国家信息产业“重大技术发明奖”殊荣。GX1101应是国产首款卫星数字电视信道接收芯片,用于卫星传输的数字解调与信道解码。该芯片采用自主专利的硬件盲扫技术,在盲扫速度、接口配置等多项指标方     

国微：数字电视机卡分离接收模块CAM卡

杭州国芯参展的口号依旧和往年一样：“立足高科技，打造中国‘芯’”!今年展会中将主推：欧洲标准有线数字电视信道接收芯片(GX1001)和欧洲标准卫星数字电视信道接收芯片(GX1101)。     

卫星数字电视节目的传输及接收

卫星数字电视节目的传输及接收□贾鹏远杜大力（陕西省渭南有线电视台７１４０００）利用卫星传送模拟电视节目，质量高，覆盖面广，使其得到了广泛应用，但其占用频带宽、信道利用率低。卫星数字电视不仅能提供高质量的声像效果，而且为电视频带的压缩，提高信道的利用率...     

ATE测试成本优化

多点测试是降低片上系统测试成本的有效手段,目前支持多点测试的ATE(自动测试设备)越来越多。多点测试通过并行测试多个芯片降低了测试成本,但是如何选择多点测试使得测试成本最低,需要综合考虑多方面因素,包括ATE成本、芯片的测试策略等。文中从ATE出发,建立芯片的测试成本模型,通过该模型获得了最佳测试方案。     

杭州国芯荣获浙江省科技进步一等奖

近日,杭州国芯科技有限公司（National Chip）上报的“卫星数字电视接收一体化SOC芯片”项目,被评为2008年度浙江省科技进步一等奖。该项目属于信息技术领域信息处理技术学科,针对我国数字电视产业的核心竞争力,研制成功卫星数字电视接收一体化SOC芯片。该项目依托国家高技术研究发展计划（863计划）集成电路中大专项：高清晰度电视SOC平台,进行卫星数字电视接收一体化SOC芯片的开发。项目形成了14项发明专利。     

DVB-RCS网络IP数据非合作提取方法研究

随着卫星通信服务宽带化、交互式的发展趋势,数字电视广播-经由卫星的交互信道标准已经广泛应用到卫星宽带互联网业务。基于卫星互联网内容监管的需要,提出了一种DVB-RCS网络IP数据非合作提取方法,并设计了一种非合作接收条件下基于信令引导的回传信道信号的检测方法,提高了回传信道信号在频域和时域的检测正确性。对实际卫星信号的测试结果表明,在非合作接收条件下,该方法能够有效提取DVB-RCS网络的IP数据。     

数字卫星接收机中的盲扫技术(下)

2004年底,推出了国产首款卫星数字电视信道接收芯片GX1101(见图10),该芯片是由杭州国芯科技有限公司设计,采用中国最大的电子芯片制造商中芯国际(SMI C)0.18微米混合信号技术制造生产。GX1101采用自主专利的硬件盲扫技术,并且优化盲扫方案,即先扫描高符码率节目,因为扫描速度比     

NationalChip产品介绍

高性能卫星单片接收GX6102!产品概述GX6102是面向DVB-S推出的一款高性能卫星数字电视接收与解码系统芯片,内部集成信道ADC,DVB-S信道解调-解码器,高性能32bit RISC CPU,MPEG-2解复用器,MPEG-2视音频解码器,去隔行及后处理单元,真彩色的OSD及2D图形加速,电视编码及视频DAC等功能模块,具有优异的整机性能和具竞争     

一种有效的ADC内建自测试方案

内建自测试是降低ADC电路测试成本的有效方法。通过最小二乘法和斜坡柱状图。我们得出了测试ADC电路的增益误差、失调误差、微分非线性和积分非线性的算法。根据这些测试算法。介绍了一种易于片上集成的内建自测试结构。实验结果表明，该内建自测试方案具有较高的测试精度。     

A hierarchical analog test bus framework for testing mixed-signal integrated circuits and printed circuit boards

Progress in analog circuit testing has been hindered by the lack of structured design-for-testability methodologies. With the increasing complexity of analog/mixed-signal circuits, test program development time is now a major obstacle in achieving shorttime-to-market, while production testing cost is a prominent factor in total production cost. TheAnalog Autonomous Test is a structured design-for-testability scheme for analog circuits. Originally developed for testing analog circuits at chip level, AAT extends naturally to cover testing of mixedsignal integrated circuits mounted on printed circuit boards. With the addition of an analog test bus to PCBs, testability for analog components (bothcore circuits andglue circuits) can be improved, in a manner similar to that achieved for digital boards by the IEEE 1149.1 boundary scan scheme. Details on the implementation of thisAnalog Autonomous Test Bus, both at chip level and board level, are presented here. Its limitations and potential applications are also discussed.     

A hierarchical analog test bus framework for testing mixed-signal integrated circuits and printed circuit boards

Progress in analog circuit testing has been hindered by the lack of structured design-for-testability methodologies. With the increasing complexity of analog/mixed-signal circuits, test program development time is now a major obstacle in achieving shorttime-to-market, while production testing cost is a prominent factor in total production cost. TheAnalog Autonomous Test is a structured design-for-testability scheme for analog circuits. Originally developed for testing analog circuits at chip level, AAT extends naturally to cover testing of mixedsignal integrated circuits mounted on printed circuit boards. With the addition of an analog test bus to PCBs, testability for analog components (bothcore circuits andglue circuits) can be improved, in a manner similar to that achieved for digital boards by the IEEE 1149.1 boundary scan scheme. Details on the implementation of thisAnalog Autonomous Test Bus, both at chip level and board level, are presented here. Its limitations and potential applications are also discussed.     

基于双目视角的嵌入式3D指纹识别系统设计

采用指纹信息作为身份识别手段的应用已经很广泛,但传统的指纹信息识别身份时存在容易被仿造的缺点。3D指纹信息不但可以进一步提高指纹识别率而且可以很好地克服该缺点。在此主要介绍利用双目视角技术采集3D指纹信息,提出了一种3D指纹信息采集的解决方案。详细介绍了以MTK平台作为控制平台,DSP芯片做算法处理的硬件设计。该设计的硬件成本低且安全性高。在C/S结构的系统设计中,通过测试该硬件方案可以直接在客户端上采集信息,便携性好。     

基于TSV绑定的三维芯片测试优化策略

本文提出一种三维片上系统(3D SoC)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D SoC绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进一步降低约20%的测试成本.     

基于ISO14443A协议的RFID集成电路芯片测试系统的研究设计分析

基于ISO14443A协议的RFID集成电路芯片测试系统的设计研究对改善当前ATE的高成本、性能浪费等现象有积极意义。基于ISO14443A协议,利用RFID集成电路芯片设计了一个系统,从软硬件两个方面进行设计调试,并配合优化方案解决设计问题,最终结果表明设计系统运行效果佳,稳定性好,对于工业集成电路芯片测试系统的研究有一定价值。     

混凝土中钢筋腐蚀监测无线传感器节点的设计

本文提出一种混凝土结构中钢筋腐蚀监测无线传感器节点的设计方案,该节点主要由埋入式传感器和外部电路组成。埋入式传感器基于LC振荡电路,通过不同粗细钢丝的通断情况,使谐振频率发生变化,从而判断钢筋的腐蚀情况,该模块具有电路结构简单,成本低廉,无线,无源,便于工程安装实现等特点。外部电路以MSP430F149为主处理芯片,由DDS、无线数据收发芯片NtLF905等电路实现,该电路能够实时采集埋入式传感器的谐振频率变化信息,并具有通讯距离远、数据传输稳定等特点。     

基于ARM＋ZigBee的通用网络测控系统硬件设计

根据当前网络化测控需求,采用了ARM920T核的微处理器S3C2440,ZigBee无线SoC芯片CC2430F128相结合的硬件设计方案,设计了一种基于ARM和ZigBee的通用网络化测控系统硬件平台,详细阐明了系统各模块的硬件设计。实际应用表明,系统硬件平台网络性能好、通用性强且成本较低。     

HFC语音平台中的多媒体适配器MTA

HFC较大的带宽可用于多媒体业务应用。简述DOCSIS和PacketCable语音通信平台 ,提出基于CableModem的嵌入式多媒体适配器 (EmbeddedMTA)的软硬件实现方案。该方案利用CableMo dem芯片的剩余处理能力 ,具有低成本和高整合性的优点。     

Analog signal generator for BIST of wideband IF signals bandpass sigma-delta modulator

This paper presents improvements in generation of wideband and high dynamic range analog signal for area-efficient MADBIST, especially for the on-chip testing of wireless communication IF digitizing sigma-delta modulator chip. Via increasing the order of the one-bit bandpass sigma-delta modulation algorithm up to 12 and using finite repetitious bitstream approximating scheme, it can achieve great improvements in signal bandwidth instead of purity at the cost of very little hardware overhead. Another contribution in this work is to provide the theoretical analysis of the reconstructed signal degradation due to harmonic distortion and clock jitter. Such on-chip analog stimulus generation scheme is especially fit for IF digitizing bandpass sigma-delta modulator chip's production-time testing and in-the-field diagnostics. The technique can also be extended to mixed-signal communication SoC built-in-self-test.