2.4 GHz低相位误差低相位噪声CMOS QVCO设计

提出了一种新型的适用于锁相环频率合成器的正交压控振荡器(QVCO)结构,分析了QVCO的工作原理及其相位噪声性能.ADS仿真结果表明,电路工作在2.4 GHz、偏离中心频率600 kHz的情况下相位噪声为-115.4 dBc/Hz,在1.8 V电源下功耗仅为2.9 mW,输出信号的相位误差小于0.19°.结果还表明相对于目前流行的QVCO结构,提出的结构实现了低相位误差、低功耗、高FoM值.     

S波段低相位噪声HBT MMIC VCO

Ｓ波段低相位噪声ＨＢＴＭＭＩＣＶＣＯ陈新宇，林金庭，陈效建（南京电子器件研究所，２１００１６）中图分类号：ＴＮ３２２ＴＮ４５４ＳＢａｎｄＬｗｏＰｈａｓｅＮｏｉｓｅＨＢＴＭＭＩＣＶＣＯ￥ＣｈｅｎＸｉｎｙｕ；ＬｉｎＪｉｎｔｉｎｇ；ＣｈｅｎＸｉａｏｊｉａｎ...     

HBT电压控制振荡器的相位噪声

研究了电压控制振荡器（ＶＣＯ）的相位噪声与构成该振荡器的有源器件的低频噪声的关系,测试了ＳｉＢＪＴ、ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴ和ＧａＩｎＰ／ＧａＡｓ ＨＢＴ的低频噪声,并分析了各自低频噪声产生的原因,提出了选择ＧａＩｎＰ／ＧａＡｓ ＨＢＴ ＶＣＯ来实现微波固体振荡器低相位噪声化这一发展方向。     

低相位噪声VCO的设计

设计了一个用于移动通信中继站的低相位噪声压控振荡器(VCO)。该VCO采用了考皮兹结构,谐振器使用LC器件,放大器件使用双极结型晶体管(BJT)。其频率调动范围为730～840 MHz,压控灵敏度为22 MHz/V,输出功率为10.7 dBm。在800 MHz中心频率处,其实测相位噪声分别为-99.42 dBc/Hz@10 kHz,-116.44 dBc/Hz@100 kHz,-135.06 dBc/Hz@1 MHz。提出了一种采用基极低频滤波的办法消除VCO的杂散频率,整个测试频段内观察不到明显的杂散。阐述了VCO相位噪声的主要来源,给出了低噪声VCO的设计方法。理论计算,仿真结果和实物测试取得了一致的结论,对低噪声VCO的设计提供了一定的参考。     

L波段低相位噪声压控振荡器

对微波晶体管振荡器的相位噪声进行了分析。为达到压控振荡器的低相位噪声要求,采用了低电平振荡经放大后输出的设计方案。实现的微带压控振荡器工作于L波段. 相对电调带宽大于10％,不加介质谐振器其SSB相位噪声约达到一90dBC/Hz/10kHz;经加放大输出功率达到10mW以上,功率平坦度≤±0.7dB. 在-20～+60℃范围内正常工作,频率温度稳定性为6×10~(-5);本压控振荡器已应用于频率合成器中。     

基于自注入耦合技术的超低相位噪声QVCO

基于标准0.18μm CMOS工艺,提出并验证了一种改进的用于多相位振荡器的耦合方法。将一种先进的自注入耦合(SIC)技术,用于耦合两个电流复用差分压控振荡器(VCO)。相比较于传统的并联耦合正交VCO(QVCO)而言,所提出的采用SIC技术的QVCO在没有增加功耗的前提下,表现出了更低的相位噪声。所提出的SIC-QVCO在16.41GHz振荡频率下,相位噪声为-119.7dBc/Hz@1MHz,并且调谐范围高达1.66GHz,直流电源电压和电流分别为1.8V和5.28mA,芯片尺寸为0.3mm×0.9mm。     

相位噪声测量电路

测量可变频率振荡器或合成器的相位噪声是用昂贵的频谱分析仪、对于455kHz固定频率的特定测量,可用便宜的方法实现。本文的电路是用相位误差控制电扶调制器,将低噪声基准振荡器锁定到被测信号以此实现一个PLL,电抗调制器用14V左右低夹断电压结型FET。Clapp配置中的双极晶体管构成基准振荡器。晶体管对振荡电路的耦会非常弱,所以加在它上面的负载非常小。跟随的缓冲器振荡电路抑制所有的谐波并提供90”相移。正交解调器的输出土耦合到示波器（用在X／Y模式）的输入。相位噪声偏差直接显示在示波器上,一个完整的圆表示上18O”峰值相…     

高速低相位噪声VCO设计

压控振荡器已经成为当今时钟恢复电路和频率合成电路中不可缺少的组成部分。本文分别从压控振荡器的振荡频率和相位噪声两个角度，详细阐述影响VCO性能的因素，并提出相应的改进方法。     

一种低相位噪声的毫米波压控振荡器

基于推推振荡器结构设计了一种低相位噪声的毫米波压控振荡器,相比传统采用直接振荡和倍频实现的振荡器,该振荡器具有体积小、相位噪声低及电路简单等优点.振荡器中的谐振电路采用多级串联谐振,电感采用微带线的形式,提高了谐振器的品质因数,进而降低了振荡器的相位噪声,且在谐振电路通过微带耦合方式实现了基频输出.基于GaAs异质结双极晶体管(HBT)工艺对振荡器进行了设计和流片,芯片尺寸为1.8 mm×1.4 mm.在5V工作电压和0～13 V调谐电压条件下,振荡器的输出频率为42.1～46.2 GHz,电流为120 mA,输出功率为1 dBm,1/2次谐波抑制大于15 dB,相位噪声为-60 dBc/Hz@10 kHz、-85 dBc/Hz@100 kHz和-105 dBc/Hz@1 MHz.     

低相位噪声HBT单片压控振荡器的设计

与传统的硅双极晶体管(Si BJT)相比,异质结双极晶体管(HBT)具有特征频率高、1/f噪声小的优点,可以用在微波频段内的单片集成电路设计中。采用异质结双极晶体管(HBT)设计一种低相位噪声HBT单片VCO电路,芯片电路测试结果:电压控制频率范围fo=8.0~9.5 GHz;输出功率Pout=7~9.5 dBm;在偏离振荡中心频率foffset为100 kHz时相位噪声Pn=-106 dBc/Hz。     

基于超谐波注入锁定的低相噪QVCO的设计

对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信号.通过对相位误差公式的推导,提出了降低相位误差的方法,由于该电路在共模点采用二倍频取样,抑制了尾电流的闪烁噪声,降低了相位噪声.电路基于TSMC 0.18 μm互补金属氧化物半导体(CMOS)工艺实现,测试结果表明,当谐振频率从4.5 GHz调谐到4.9 GHz时,在电源电压为1.8V时,电路消耗功率为13 mW,1 MHz频偏处的单边带(SSB)相位噪声为-129.95 dBc/Hz,与传统的QVCO相比,噪声性能得到了改善.     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0.18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联。该LNA工作在5.2 GHz,1.8 V电源电压,能提供20 dB的增益(S21为20 dB),而噪声系数为1.9 dB,输入匹配较好,S11为-32 dB。     

单片低噪声HBT VCO

报道一组单片HBTVCO电路的设计、制作及其测试结果。电路采用HBT作为有源器件，PN结二极管作为变容管。S波段单片VCO的输出功率为0dBm，调谐范围100MHz，在载波频率2．84GHz处，相位噪声为－80dBc／Hz＠100kHz。以C波段单片HBTVCO的输出功率为－10dBm。这些结果表示HBT在微波与毫米波振荡器运用中具有较好的低相位噪声特性。     

基于CMOS工艺的低噪声高稳定性LDO的设计

介绍了一种LDO线性稳压器电路,给出了基本结构及其工作原理.重点分析了产生噪声的原因以及用旁路滤噪电路实现低噪声、用内部动态补偿电路实现高稳定性的电路结构和性能特点,针对输出短路或者负载电流过大设计了过流保护电路.整个电路采用HYNIX 0.5μm CMOS工艺实现,基于HSPICE进行仿真验证,输出噪声为1 μV(rms),典型环路增益为60 dB,相位裕度65°,证明了稳压器的低噪声和高稳定性.     

一种基于BCD工艺的高速低功耗电平位移电路

提出了一种基于0.25 μm BCD工艺、适用于高压降压型DC-DC转换器的新型电平位移电路.该电路使用了耐压60 V的高压DMOS器件(HVNMOS、HVPMOS)、耐压5V的低压CMOS器件(LVNMOS、LVPMOS),以及耐压5V的三极管器件(BJT).分析了降压型DC-DC转换器对电平位移电路的特殊要求;基于对两种常见电平位移电路的分析,提出了一种新型的电平位移电路.电路仿真结果显示,与之前的电路相比,新型电路结构具有响应快速、功耗低、输出电平精确、可靠性高等优点.     

大功率速调管发射机相位噪声特性研究

分析了速调管的工作机制以及输出输入微波的绝对相移,并讨论了速调管发射机相位噪声的内在形成根源,就主要因素推演了发射机的相位噪声与外部电路性能之间关系的计算公式;并针对速调管发射机的相位噪声问题展开了辨析,明确了各种外在和内在因素对于相位噪声影响的因果关系;最后从工程实践出发,提出了4种相位噪声的实用控制方法.     

A Subthreshold Low Phase Noise CMOS LC VCO for Ultra Low Power Applications

A subthreshold low power, low phase-noise voltage controlled oscillator (VCO) is demonstrated in a commercial 0.18 mum CMOS process. In subthreshold regime, MOS drain current is dominated by diffusion mechanism resulting in a high ratio of transconductance to drain current and suppressed phase noise. Therefore, low power and low phase noise characteristics are achieved without using nonconventional high passive components. The VCO measures a phase noise of -106 dBc/Hz at 400 kHz offset from 2.63 GHz oscillation frequency with 0.43 mW power dissipation drawn from 0.45 V power supply. Figures of merit for this VCO (power-frequency-normalized of 12 dB and power frequency-tuning-normalized of -10 dB) are among the best reported for CMOS oscillators.     

一种低噪声高电源抑制比CMOS低压差线性稳压器

提出了一款基于标准0.18μm CMOS工艺的低噪声高电源抑制比(PSRR)CMOS低压差线性稳压器(LDO),其中包括了带隙基准电路。对LDO和带隙基准电路的噪声和电源抑制进行了建模分析,并得出了电路设计原则。根据设计原则使用两级误差放大器实现了低噪声高电源抑制性能,并且通过合理的频率补偿保证了电路稳定。测试结果显示,LDO输出在-40¹20℃温度范围内的温度系数约为48×10-6/℃;在1120℃温度范围内的温度系数约为48×10-6/℃;在1¹00kHz频率范围内输出噪声电压约为37.3μV;在1kHz和1MHz处的PSRR分别大于60dB和35dB;芯片总面积约为0.27mm2,无负载电流约为169μA。