用于无源RFID标签的拓展PSRR带宽无片外电容LDO

经过调制的射频信号整流后会为无源射频识别(RFID)标签引入数万到几十万赫兹的电源纹波.为了抑制这种电源纹波,设计了一款1 MHz带宽内高电源电压抑制比(PSRR)、超低功耗、无片外电容低压差线性稳压器(LDO).利用超级源跟随器结构改变传统LDO环路的极点分布,将输出极点作为环路主极点,将低频PSRR带宽有效拓展到1 MHz.利用动态偏置技术和双零点补偿结构保证环路稳定性.该LDO采用TSMC 0.18 μm CMOS工艺实现,芯片面积约0.017 mm2.测试结果表明:LDO在1 MHz频率范围内的PSRR小于-46 dB,轻负载下的PSRR可达-57 dB;电路消耗0.33～3.4 μA的静态电流;在工作电压为1.1～3 V时输入电压调整率为4.6 mV/V;在负载电流为0～25 μA时负载调整率为0.3 mV/μA;该LDO仅采用35 pF片上电容.     

一种全负载稳定的高PSRR LDO的设计北大核心CSCD

提出了一种高电源纹波抑制比的低压差线性稳压器.该低压差线性稳压器通过提高带隙基准的电源抑制比以达到提高LDO(低压差线性稳压器)低频电源纹波抑制的能力.在TSMC 0.18μm CMOS工艺下进行了仿真验证,仿真结果表明,该LDO最大负载电流可以达到80mA,当负载电流在0~80mA范围内变化时,开环相位裕度均大于64°,证明了低压差线性稳压器的高稳定性.当负载电流从0mA跳变到80mA时,系统的输出电压过冲仅为15mV,环路响应时间仅为0.5μs.当负载电流为80mA,测得10kHz时的电源纹波抑制比为-60.82dB,100kHz时LDO的电源纹波抑制比为-57.66dB.     

一种用于VCO供电的低噪声LDO

设计了一种可用于UHF RFID读写器芯片中VCO供电的低噪声、大带宽(1 MHz)内高PSRR、片外无补偿电容的LDO。根据LDO基本结构对输出噪声进行详细分析;在带隙基准输出端构造一低通滤波器,有效移除了带隙基准对LDO输出噪声的影响;提出用二极管连接的MOS管代替LDO中的分压电阻,使得输出噪声得到进一步优化。电路采用IBM 0.18 μm CMOS工艺进行设计和仿真,在10 kHz频率处,PSRR为－70 dB,输出噪声为21.01 nV·Hz-1/2;在1 MHz频率处,PSRR为－47 dB,输出噪声为6.187 nV·Hz-1/2;在10 MHz频率处,PSRR为－27 dB,输出噪声为6.244 nV·Hz-1/2。     

一种基于电源纹波前馈的高PSR的LDO

功率管栅端寄生电容的存在使得LDO的电源抑制特性(PSR)在中高频段变差。在前馈纹波抵消技术的基础上,通过在误差放大器输出端与功率管栅端之间引入具有低输出阻抗的电压跟随器,拓展了PSR带宽,实现了中高频段的高电源抑制特性。采用箝位电路,进一步提高了重载下的环路增益,保证负载范围内LDO在中高频段均具有较高的PSR。基于0.5 μm CMOS工艺进行设计与仿真。结果表明,LDO的最大静态电流为80 μA,功率管的压差电压为150 mV,负载电流范围为50 μA~25 mA。在25 mA负载电流下,LDO的PSR在100 kHz时为-63 dB,在10 MHz时为-57.5 dB。     

一种用于RF供电的混合结构DC-DC变换器

设计了一种基于0.13 μm CMOS工艺的混合结构DC-DC变换器。该变换器由Buck变换器和LDO串联组成。Buck变换器输出电压可根据LDO负载电流进行调节,能有效减小LDO损耗。在负载电流为20 mA时,可将整个变换器的效率提高10.5%。LDO采用片外电容补偿。高带宽误差放大器使LDO在DC~20 MHz范围内具有较高的电源抑制比。LDO对Buck变换器开关频率处的噪声抑制达-62 dB。整个电源具有较低的输出噪声,适于为RF电路供电。     

一种无片外电容的快速响应FVF-LDO北大核心

提出了一种无片外电容、快速瞬态响应、宽输入电压范围的低压差线性稳压器(LDO)。该电路基于翻转电压跟随器(FVF)结构，不需额外增加辅助电路，仅使用两个电容作为检测模块，以动态调整瞬态响应，能够弥补传统LDO集成度低、面积大、功耗高、瞬态响应差的不足。电路基于TSMC 180 nm CMOS工艺。仿真结果表明，该LDO的压差为200 mV,静态电流为36μA,输入电压范围为2～4 V,低频时PSRR为-59 dB。在30 pF负载电容、0～10 mA负载电流、150 ns阶跃时间条件下，产生的上冲电压为50 mV,下冲电压为66 mV,瞬态电压恢复时间为300 ns。     

一种全集成型CMOS LDO线性稳压器设计

设计了一种基于0.25μm CMOS工艺的低功耗片内全集成型LDO线性稳压电路。电路采用由电阻电容反馈网络在LDO输出端引入零点,补偿误差放大器输出极点的方法,避免了为补偿LDO输出极点,而需要大电容或复杂补偿电路的要求。该方法电路结构简单,芯片占用面积小,无需片外电容。Spectre仿真结果表明：工作电压为2.5 V,电路在较宽的频率范围内,电源抑制比约为78 dB,负载电流由1 mA到满载100 mA变化时,相位裕度大于40°,LDO和带隙电压源的总静态电流为390μA。     

一种瞬态增强的无片外电容LDO设计

针对无片外电容型低压差线性稳压器(LDO)瞬态响应差的问题,基于40 nm CMOS工艺设计了一种带瞬态负载变化感知的无片外电容型LDO电路。采用有源前馈频率补偿,实现了电路稳定;瞬变检测电路感应负载的变化,为功率管栅极提供充、放电通路,减弱了输出电压波动。仿真结果表明,负载电流在0~100 mA范围内,该LDO的输出过冲电压和下冲电压分别为100 mV和140 mV,稳定时间在1 μs以内。全负载电流范围内,瞬态性能大幅提升。     

一种瞬态响应增强的片上LDO系统设计

分析了传统LDO提高系统稳定性及瞬态响应的局限性,提出了一种片内集成补偿技术。该技术无需外挂电容和等效串联电阻(ESR),即可使系统在全负载范围内保持稳定,并具有良好的纹波抑制能力。仿真结果表明,系统空载时静态电流为46μA,且能提供200mA的最大负载电流,低频电源抑制比达到-65.6dB,启动时间只有16μs,在输出电容为10pF、负载电流以200mA/2μs突变时,最大下冲电压为120mV,上冲电压为160mV。     

一种具有自适应优化电源抑制比的低静态电流无片外电容LDO

为改善无片外电容LDO(Capacitor-Less Low-DropOut regulator,CL-LDO)的电源抑制比(Power Supply Rejection,PSR),本文提出一种低静态电流PSR自适应优化方案.采用push-pull放大器,避免复杂的频率补偿电路与片外大电容,缩小了面积.为优化中频段PSR,在功率管栅极注入一个与频率相关的补偿电流.采用低静态电流的补偿电流动态调整方案,减小压差和负载电流变化对PSR优化效果的影响.该LDO基于0.11μm CMOS工艺,芯片面积为0.026 mm².测试结果表明,在0.1～80 mA负载电流下,静态电流最大值为55μA.在8 kHz到1 MHz频率范围内,在不同压差和负载电流下,PSR最大优化值为21～37 dB.     

用于RFID阅读器的低噪声高电源抑制比LDO

基于0.18 μm CMOS工艺,提出了一种为UHF RFID阅读器中VCO供电的低噪声、高电源抑制比LDO。根据LDO的基本结构,对噪声和电源抑制比进行了分析。采用两级结构,通过预调制级和低通滤波器来降低输出噪声,采用电源负反馈结构为带隙基准电路提供独立电源,并在功率输出级增加减法电路来提高电源抑制比。仿真结果表明,该LDO在100 kHz和1 MHz处的输出噪声分别为26 nV/Hz1/2和6.7 nV/Hz1/2,10 kHz和1 MHz处的PSRR分别为-82 dB和-71.6 dB。在3.3 V电源电压供电时,LDO消耗的静态电流为300 μA。     

一种基于电压控制电流源的单片LDO稳压器的设计与实现

提出了一种单片集成的高电源抑制比LDO稳压器,主要应用于PLL中VCO和电荷泵的电源供给。该稳压器采用电压控制电流源（VCCS）补偿方案,与其他补偿方法相比,VCCS补偿仅需要一个0.18 pF的电容。误差放大器采用折叠共源共栅结构,可以提供高的电源抑制比,并且使得设计的LDO为两级放大器结构,有利于简化补偿网络。文中设计的LDO在低频时电源抑制比（PSR）为-58.7 dB,在1MHz处的电源抑制比为-20 dB。采用0.35 µm CMOS工艺流片,测试结果表明,本文设计的LDO可以为负载提供50 mA的电流。     

一种低噪声、高PSRR的LDO设计

基于smic40工艺提出了一种低噪声、高PSRR的LDO,将在该LDO中,采用预放大结构,在传统误差放大器（EA）之前加入BJT预放大级,降低EA的1/f噪声,以提高LDO噪声性能。为了克服PSRR与其他诸如环路稳定性和负载能力等重要设计参数之间的权衡,提出的LDO使用带有二极管连接型的PMOS充当缓冲器,电源纹波通过晶体管的栅极,并通过NMOS缓冲器增强LDO的纹波抑制能力,PSRR改进超过40 dB。实验结果表明,该LDO实现了从10 Hz到100 kHz的RMS噪声在室温下小于2μV,液氮温度77 K下小于1μV;仿真在1 kHz时PSRR为-80 dB,100 kHz时PSRR为-44～-62 dB。     

一种加入动态补偿电路的快速响应LDO设计

当输入电压或者负载电流变化时低压差线性稳压器(LDO)系统稳定性是其研究热点和设计难点.针对这一问题,设计了一款加入动态补偿电路的快速响应LDO,这种新颖的LDO结构能有效改善在不同负载电流或者输入电压下系统的稳定性能.其适用电压范围为4.5～16.0V,输出电压5.0V,具有低功耗、带宽宽等特性.使用Hspice软件对设计的LDO进行了仿真验证,在典型工艺角下,负载电流经100 mA/μs突变时,输出电压突变量最大为105 mV,响应恢复时间平均约2.1 μs.环路特性仿真结果表明,该LDO带宽为4.9 MHz,3 dB带宽为3.5MHz,相位裕度为约76°,且片内补偿电容仅0.3 pF.     

用于射频SOC芯片的低噪声高电源抑制比LDO

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO.采用SMIC 0.18μmRF工艺实现,芯片有效面积0.11 mm2.测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple 为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR＜-30 dB;从1～100 kH...     

一种高电源抑制比LDO

采用0.18 μm CMOS工艺,设计了一种低压差线性稳压器(LDO)。分析了传统LDO在重载高频下电源抑制比(PSR)的缺陷,提出一种带有多级缓冲PSR提升结构的LDO。采用创新的PSR增强结构,使得PSR增强效果与其负载电流成弱相关,从而保证LDO在宽负载范围内具有优秀的高频PSR增强效果。仿真结果表明,负载电流为300 mA时,低频下LDO的PSR为-68 dB,频率为10 MHz时LDO的PSR可达－50 dB。     

一种有源零点补偿的片上LDO设计

提出了一种新颖的有源零点补偿LDO结构,实现了LDO在全负载范围内的稳定,1~10 MHz范围内的电源抑制比提高了10 dB。采用欠冲电压减小技术,显著减小了输出欠冲电压,提高了瞬态响应性能。基于SMIC 65 nm CMOS工艺,设计了输出电压为1 V、压差电压为200 mV、最大输出电流为100mA的无片外电容LDO。仿真结果显示,空载时LDO的相位裕度为64.3°,最大过冲和欠冲电压分别为52 mV和47 mV,满载时LDO的电源抑制比为－66 dB@10 kHz。     

一种带瞬态响应增强的无电容型LDO

在传统无电容型LDO的基础上,设计了一种带瞬态增强的无电容型LDO。采用频率补偿方案,有效减小所需的片上补偿电容,节约了芯片面积。采用了过冲/下冲检测电路,用于检测负载瞬间变化时输出电压的变化,通过调节功率管栅极电压,提升了LDO的瞬态响应速度。采用0.13 μm标准CMOS工艺,对设计的瞬态增强无电容型LDO进行仿真验证。结果表明,片上补偿电容为2 pF时,系统静态电流为30 μA,当负载在1 μs内从1 mA变化到50 mA时,输出电压过冲为88 mV,下冲为50 mV,与不带过冲/下冲检测电路的LDO相比,分别提高了56%和54%。     

一种低功耗、高稳定性的无片外电容线性稳压器

本文研究并设计了输出电压3.3V,最大输出电流为150mA的CMOS无片外电容的低压差线性稳压器(Off-chipcapacitor-free Low-dropout Voltage Regulator,LDO).该LDO采用了NMC(Nested Miller Compensation)频率补偿技术保证了系统的稳定性.另外,采用大电容环路和SRE(Slew Rate Enhancement)电路抑制输出电压的跳变,改善了瞬态响应.电路采用了低功耗设计技术.采用CSMC 0.5μm CMOS混合信号工艺模型仿真表明:整个LDO的静态电流仅为3.8μA;最差情况下的相位裕度约为88.50;在5V工作电压下,当负载电流在1μs内从150mA下降到1mA时,输出电压变化仅为140mV;在负载电流150mA的情况下,当电源电压在5μs内从3.5V跳变至5V时,输出电压变化也仅为140mV.     

一种快速瞬态响应的无片外电容LDO

设计了一种快速瞬态响应的无片外电容低压差线性稳压器(LDO)。采用具有摆率增强作用的缓冲级电路,可以在不额外增加静态电流的同时检测输出端电压,在负载瞬间变化时增大功率器件栅极电容的充放电电流。缓冲级电路还引入了简单的负反馈技术,增加了环路的相位裕度。采用SMIC 180 nm的CMOS工艺进行设计和仿真。仿真结果表明,当输入电压为1.4~5 V时,该LDO的输出电压为1.2 V,最大负载电流为300 mA; 负载电流在1 mA和300 mA间变化时,最大过冲电压为76.5 mV,响应时间仅为1.5 μs。