SiGe MOS器件SiO2栅介质低温制备技术研究

为了获得电学性能良好的SiGe PMOS SiO2栅介质薄膜，采用等离子增强化学汽相沉积（PECVD）工艺，对低温300℃下薄膜制备技术进行了研究。实验表明，采用适当高温、短时间对PECVD薄膜退火有助于降低薄膜中电荷密度和界面态密度。该技术用于SiGe PMOSdgrm,在300K常温和77K低温下，其跨导分别达到45mS/mm和92．5mS/mm(W/L=20μm/2μm).     

SiGe／Si异质结构MOS器件栅介质技术研究

本文研究ＳｉＧｅ／Ｓｉ异质结构ＭＯＳ器件栅介质制备技术，采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）方法低温制备电学特性优良的薄栅介质薄膜，并应用于ＳｉＧｅ／Ｓｉ异质结构器件研制，试制成功ＳｉＧｅ／Ｓｉ异质结构ＰＭＯＳ和ＮＭＯＳ实验性器件．     

恒压应力下超薄Si_3N_4/SiO_2叠层栅介质与SiO_2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

槽栅MOS器件的研究与进展

随产丰ＶＬＳＩＫ器件尺寸越来越小,槽栅ＭＯＳ器件被作为在深亚微９米及亚０．１范围极具应用前景的理想同出来。文中介绍了槽顺件提出的背景,论述了槽栅ＭＯＳ器件的结构与特点,并就其发展现状和趋势以及存在的问题进行了概括和总结。     

InSb—MIS器件中PECVD氮氧化硅栅介质膜的研究

——用PECVD技术在低温、低压和低功率密度条件下获得了优质氮氧化硅(Si_xO_yN_x)薄膜,并成功地应用于InSb-MIS单元器件的研制.X光电子能谱和红外光谱分析表明Si_xO_yN_z膜具有复杂的空间结构.     

PECVD SiO_2薄膜应力特性的研究

本文分析了等离子增强化学汽相淀积(PECVD)SiO_2膜的淀积过程,用激光束偏转法测量衬底形变弯曲技术研究了SiO_2膜的应力特性,讨论了SiO_2膜的应力与膜厚、折射率、测量温度及退火温度的关系,最后分析了SiO_2膜本征应力的产生机制。     

用于薄介质栅的PECVD法低温形成SiO_xN_y薄膜及其电学特性

研究了用作薄介质栅的等离子体增强化学气相淀积（PECVD）方法低温形成的SiOxNy薄膜与其电学特性．探索该薄膜电学特性与微观组分，反应室气压，衬底工作温度，退火致密和金属化后退火等的相互关系．给出了获得电学特性优良的SiOxNy薄膜的优化PECVD工艺条件，同时对实验结果进行了理论分析与讨论．     

深亚微米MOS器件中栅介质层的直接隧穿电流

在WKB近似的理论框架下,提出了一个MOS器件中栅介质层直接隧穿电流的模型.在这个模型中,空穴量子化采用了一种改进的单带有效质量近似方法,这种方法考虑了价带的混合效应.通过与试验结果的对比,证明了这个模型可以适用于CMOS器件中电子和空穴的隧穿电流.还研究了介质层能隙中的色散对隧穿电流的影响.这个模型还可以进一步延伸到对未来高介电常数栅介质层中隧穿电流的研究.     

深亚微米MOS器件中栅介质层的直接隧穿电流

在WKB近似的理论框架下,提出了一个MOS器件中栅介质层直接隧穿电流的模型.在这个模型中,空穴量子化采用了一种改进的单带有效质量近似方法,这种方法考虑了价带的混合效应.通过与试验结果的对比,证明了这个模型可以适用于CMOS器件中电子和空穴的隧穿电流.还研究了介质层能隙中的色散对隧穿电流的影响.这个模型还可以进一步延伸到对未来高介电常数栅介质层中隧穿电流的研究.     

恒压应力下超薄Si3N4/SiO2叠层栅介质与SiO2栅介质寿命比较

以等效氧化层厚度(EOT)同为2.1nm的纯SiO2栅介质和Si3N4/SiO2叠层栅介质为例,给出了恒定电压应力下超薄栅介质寿命预测的一般方法,并在此基础上比较了纯SiO2栅介质和Si3N4/SiO2叠层栅介质在恒压应力下的寿命.结果表明,Si3N4/SiO2叠层栅介质比同样EOT的纯SiO2栅介质有更长的寿命,这说明Si3N4/SiO2叠层栅介质有更高的可靠性.     

低温制备应变硅沟道MOSFET栅介质研究

分别对300 °C下采用等离子体增强化学气相淀积(PECVD)和700 °C下采用热氧化技术制备应变硅沟道MOS器件栅介质薄膜进行了研究.采用PECVD制备SiO2栅介质技术研制的应变硅沟道PMOSFET(W/L＝20 μm/2 μm)跨导可达45 mS/mm(300 K), 阈值电压为1.2 V;在700 °C下采用干湿氧结合,制得电学性能良好的栅介质薄膜,并应用于应变硅沟道PMOSFET(W/L＝52 μm/4.5 μm)器件研制,其跨导达到20mS/mm(300 K),阈值电压为0.4 V.     

SiGe器件及其研究综述

阐述了ＳｉＧｅ器件的主要研究方向以及国内外对ＳｉＧｅ材料和器件的研究情况,并对ＳｉＧｅ器件与Ｓｉ器件和ＧａＡｓ器件的发展前景进行了比较。     

离子注入氮化薄SiO_2栅介质的特性

研究了通过多晶硅栅注入氮离子氮化 10 nm薄栅 Si O2 的特性 .实验证明氮化后的薄 Si O2 栅具有明显的抗硼穿透能力 ,它在 FN应力下的氧化物陷阱电荷产生速率和正向 FN应力下的慢态产生速率比常规栅介质均有显著下降 ,氮化栅介质的击穿电荷 (Qbd)比常规栅介质提高了 2 0 % .栅介质性能改善的可能原因是由于离子注入工艺在栅 Si O2 中引进的 N+离子形成了更稳定的键所致     

金属栅薄膜全耗尽器件研究

实验并研究了采用金属栅工艺的全耗尽SOI MOS器件.采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗.研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响,以及对本征栅电容和静态功耗的影响.与采用常规工艺的器件相比,提高了输出驱动电流,改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下,能得到非常合适的阈值电压.     

PECVD SiO2 薄膜内应力研究

研究了等离子体增强化学气相淀积(PWCVD)法生长SiO2薄膜的内应力.借助XP-2型台阶仪和椭偏仪测量计算了SiO2薄膜的内应力,通过改变薄膜淀积时的工艺条件,如淀积温度、气体流量、反应功率、腔体压力等,分析了这些参数对SiO2薄膜内应力的影响.同时讨论了内应力产生的原因以及随工艺条件变化的机理,对工艺条件的优化有一定参考价值.     

Performance analysis of SiGe double-gate N-MOSFET

The major purpose of this paper is to find an alternative configuration that not only minimizes the limitations of single-gate (SG) MOSFETs but also provides the better replacement for future technology. In this paper, the electrical characteristics of SiGe double-gate N-MOSFET are demonstrated and compared with electrical characteristics of Si double-gate N-MOSFET. Furthermore, in this paper the electrical characteristics of Si double-gate N-MOSFET are demonstrated and compared with electrical characteristics of Si single-gate N-MOSFET. The simulations are carried out for the device at different operational voltages using Cogenda Visual TCAD tool. Moreover, we have designed its structure and studied both I_d-V_g characteristics for different voltages namely 0.05, 0.1, 0.5, 0.8, 1 and 1.5 V and I_d-V_d characteristics for different voltages namely 0.1, 0.5, 1 and 1.5 V at work functions 4.5, 4.6 and 4.8 eV for this structure. The performance parameters investigated in this paper are threshold voltage, DIBL, subthreshold slope, GIDL, volume inversion and MMCR.     

La基高k栅介质的研究进展

SiO2作为栅介质已无法满足MOSFET器件高集成度的需求,高k栅介质材料成为当前研究的热点。综述了高k栅介质材料应当满足的各项性能指标和研究意义,总结了La基高k栅介质材料的最新研究进展,以及在改正自身缺点时使用的一些实验方法,指出了有可能成为下一代MOSFET栅介质的几种La基高k材料。La基高k材料的研究为替代SiO2的芯片制造工艺提供优异的候选材料及理论指导,这是一项当务之急且浩大的工程。     

调制掺杂层在SiGe PMOSFET中的应用

在普通Si器件性能模拟的基础上，详细研完了长沟应变SiGe器件的模拟，并进一步探讨了调制掺杂层的引入对器件性能(主要是跨导)的影响。在器件模拟过程中，采用隐含的SiGe材料和Si材料模型会得到与实际情况差别较大的结果。根据前人的材料研完工作，引入了插值所得的近似因子，以修正Silvaco中隐含的SiGe能带模型和迁移率参数。然后，依据修正后的模型对SiGe PMOS进行了更为精确的二维模拟，并验证了调制掺杂层的作用。     

p-Si TFT栅绝缘层用SiN薄膜的研究

以NH3和SiH4为反应源气体,采用射频等离子体增强化学气相沉积(RF-PECVD)法在多晶硅(p-Si)衬底上沉积了一系列SiN薄膜,并利用椭圆偏振测厚仪、超高电阻-微电流计、C-V测试仪对所沉积的薄膜作了相关性能测试.系统分析了沉积温度和射频功率对SiN薄膜的相对介电常数、电学性能及界面特性的影响.分析表明,沉积温度和射频功率主要是通过影响SiN薄膜中的Si/N比影响薄膜的性能,在制备高质量的p-Si TFT栅绝缘层用SiN薄膜方面具有重要的参考价值.