基于柔性测试式技术的倾角传感器自动测试式平台设计

针对传统的倾角传感器性能测试效率低、精度差,自动化程度低和容易受人为因素干扰等问题,设计了一套基于柔性测试技术倾角传感器测试平台,给出了测试系统的总体设计思想以及软硬件的设计.该测试平台借用柔性技术理念,以双轴转台为平台,配置集成化的多种数据通信接口模块,配合程控电源等集成模块构成硬件系统,通过VC6.0++设计的上位机软件,具有控制转台转动、配置电源电压、读写传感器数据、分析并保存数据等功能.整个系统的具有良好的灵活性、扩展性、实时性和通用性且整个测试过程操作方便,能够对多种型号的倾角传感器进行标定和检测,实现了测试自动化.     

可配置远程温度监控SoPC系统设计与实现

介绍了一种基于现场可编程逻辑门阵列( FPGA)的可配置远程监控系统的设计与实现,详细阐述该监控系统的工作原理和软件与硬件设计.设计实现的监控系统可以实时调整温度传感器的工作模式和相关参数,并通过IPv4通信协议传送到监控上位机PC端.采用基于SoPC的软硬件协同设计的系统设计方案,具有很高的灵活性和稳定性.根据实测结果表明,系统性能稳定,效率好,参数可实时重配置,与传统的温度传感监控系统相比具有一定的优势.     

基于LabWindows/CVI的远程接口单元测试系统软件设计

针对航空机电系统中远程接口单元(RIU)信号种类多、总线接口控制文档数量大、功能复杂的特点,测试软件采用模块化设计思想,基于LabWindows/CVI平台开发,将硬线配置、总线管理、测试流程、用户管理等信息都存储于数据库中,降低应用软件的复杂度、提高软件的灵活性、可维护性。测试软件提供了自动测试功能,操作简洁,减轻工作人员测试工作量；自动测试流程可在数据库中编辑,通用性好,灵活性高。实验应用表明,该软件功能满足测试需求,性能稳定,已成功应用于远程接口单元的现场测试中。     

一种基于过程级编程模型的可重构片上系统设计方法

可重构片上系统是一种兼具功能灵活性与高运算速度的新型计算平台,是面向未来嵌入式应用市场复杂需求的技术解决方案,但复杂、困难的设计过程必将阻碍它的广泛应用与进一步发展.针对当前可重构片上系统设计过程中编程不透明、可重构资源难以有效利用等问题,结合可编程器件能够根据应用特性动态配置芯片体系结构的特点,提出并实现了一套基于过程级透明编程模型的软硬件协同设计方法.在编程模型框架内,系统设计人员通过调用已根据应用特性进行优化的软硬件协同函数库,即可利用高级语言完成系统功能描述;动态软硬件划分算法在程序运行时对其进行划分,选择、调度需要转换到软件或硬件实现的库函数,并通过动态链接器实时切换函数的运行方式,从而形成一个由功能描述到系统实现的自动化流程.实验及测试结果验证了该方法的可行性和高效性.     

基于AE2000A过程装置的新型集散式测控系统设计

针对传统AE2000A DCS系统中存在的可靠性较差等问题,文章采用先进的网络技术,以浙大中控JX-300XP DCS系统为软硬件组态平台,设计了一种新型的集散式测控系统,可通过多套操作站使控制站实现对多套生产装置的在线监测与控制功能;在系统软件组态、硬件配置、网络测试的基础上,通过软硬件综合调试,结果表明升级后的新型DCS系统具有较高的可靠性,且控制方式更加灵活。     

基于IEEE 802.11b和CDMA网的多路监控系统的设计与实现

提出了一种基于IEEE 802.11b和CDMA网的远程监控系统,监控现场设备之间通过无线局域网相连接,监控现场设备与远程控制设备之间通过CDMA2000-1X移动通信网和Internet网相连接,可通过后台软件、Web服务器和手机短信等多路方式进行远程监控.阐述了该系统的总体结构,给出了基于嵌入式技术的软硬件实现方案,并进行了测试.结果表明,本监控系统具有不受现场布线束缚、监控设备可自由移动、监控手段灵活多样等优点.     

基于LXI总线的可重构软硬件一体测试仪

为解决传统测量仪器在功能、成本和体积等方面的矛盾,介绍了一种基于LXI总线的可重构软硬件一体测试系统;该系统由ARM、FPGA、CPLD等器件协同工.作,通过LAN接口从PC机获取配置命令,在线配置FPGA电路结构.配合多路模拟信号采集和发生单元,可同步实现示波器、多用表和激励源等多种仪器功能,并可进行灵活组合;可重构一体测试仪具有LXI总线设备升级成本低廉、使用灵活等优点,同时充分利用FPGA在线可重配置技术和通用信号调理技术,实现了多仪器功能的集成;为未来型号测试任务中应用可重构测试技术奠定了基础.     

FPGA加速系统开发工具设计:综述与实践

近年来,现场可编程逻辑门阵列（FPGA）在异构计算领域因其优异的可定制性和可重配置特点吸引了工业界和学术界的广泛关注.基于FPGA的硬件加速系统设计涉及到深度的软硬件协同开发,利用软硬件各自开发工具分别开发再集成的传统开发方式具有学习门槛高,集成、测试、部署耗时长等缺陷,开发人员难以利用FPGA可快速重配置的特点来实现系统开发过程中的快速原型和快速迭代.如何让硬件加速系统的开发利用到现代软件工程和程序语言领域的成果,研究者们经历了长期的探索,首先根据相关研究总结了硬件及硬件加速系统开发工具设计的历史教训和成功经验,然后介绍设计实践,最后进行总结并提出对未来的展望.     

基于DSP的飞控组件测试系统的硬件设计与实现

针对当前某型号导弹中的飞控组件人工手动测试操作不便,测试可靠性低,测试模式少等问题,提出了一种基于嵌入式以太网、DSP和CPLD等技术的飞控组件测试系统主测试板的软硬件解决方案,通过灵活的设定主测试板不同的测试要求和测试参数,完成了对被测产品的功能测试和故障定位;该系统的主测试板硬件和软件均经过了和工控机,被测分组件两者的现场联调,联调表明主测试板硬件和软件基本能够满足研制方提出的各项具体性能指标,达到现场应用的阶段.     

基于DI-720-P和HMR3000的便携式测控管理系统

采和DI－720－P并行数据采集卡、HMR3000数字罗盘模拟仪和笔记本电脑来构造测控管理系统。介绍了软硬件实现方法。该系统已用于某测试设备的校准，具有便携式、高精度、可配置性强和软硬件操作简单等特点。系统的成功研制对其它领域测控管理系统的研制也具有一定的借鉴意义。     

基于FPGA的机载音频管理系统通信测试卡设计

在机载音频管理系统地面自动测试设备的研制中,自动测试设备与被测试组件之间的通信是一个关键的问题。通过对现代民航客机音频管理系统的研究,设计了专用的通信测试卡,实现专用航空电子控制信号与测试系统USB总线之间的信号转换功能。该通信测试卡采用模块化的设计方法,将机载电子设备控制信号的接收与发送功能以及对USB总线的控制逻辑集成于一块FPGA中,简化了测试卡的硬件设计,提高了数据传输的可靠性和灵活性;实验结果表明,该通信测试卡工作稳定,产生的控制信号时序精确,抗干扰能力强,完全达到了设计的要求。     

通用串行航空总线综合测试系统设计

针对目前串行航空总线测试设备功能单一的问题,设计了一种兼容多总线的便携式通用串行航空总线综合测试系统。方案采用模块化设计,详细叙述了系统的硬件及软件设计,系统由通用串行总线仿真设备终端与测试分析设备构成,系统涉及多种串行航空总线,可完成多总线仿真激励输出、监控接收及数据仿真分析功能,可最大程度满足航空电子系统的设备与系统仿真需求。实验结果表明,该通用串行航空总线综合测试系统稳定性好、可靠性高、使用便捷,满足设计需求。     

基于1553B总线架构的测试设备设计与实现

随着1553B总线在航空系统和地面车辆系统中分布式从属设备连接方式的广泛应用,提高武器装备保障体系中的测试设备的设计灵活性、可靠性以及可确定性显得尤为重要;因此,提出了一种基于1553B总线架构思想的PXI总线测试设备的设计方法与实现方式,经过工程实际应用表明,能够满足装备的测试需求,具有良好的可扩展性、实时性和可靠性等特点,对武器装备测试领域的设备研制有一定的参考价值。     

某航空电子产品测试设备的设计与实现

针对某航空电子产品的测试需求,设计了一种基于PXI总线的测试设备,详细描述了测试设备的总体设计、硬件设计和软件设计,并对串行总线实时通讯和笔划视频信号采集等关键技术进行了重点论述;测试设备采用了虚拟仪器技术,以PXI计算机为核心,通过PXI总线和USB总线来驱动各测试模块,由硬件完成信号采集和测量,由软件完成数据计算、分析和处理,从而实现被测产品(UUT)的各项测试;测试设备已应用于该航空电子产品在产品调试、环境试验和交付验收中的测试;经过使用后证明,测试设备的软/硬件设计合理、自动化程度高、工作稳定可靠、界面友好和操作方便。     

配置流驱动计算体系结构指导下的ASIP设计

为了兼顾嵌入式处理器设计中的灵活性与高效性,提出配置流驱动计算体系结构.在体系结构设计中将软/硬件界面下移,使功能单元之间的互连网络对编译器可见,并由编译器来完成传输路由,从而支持复杂但更为高效的互连网络.在该体系结构指导下,提出一种支持段式可重构互连网络的专用指令集处理器(ASIP)设计方法.该方法应用到密码领域的3类ASIP设计中表明,与简单总线互连相比,在不影响性能的前提下,可平均节约53%的互连功耗和38.7%的总线数量,从而达到减少总线数量、降低互连功耗的目的.     

通用自动化测试设备的接口设计

面向工业测试领域中不同类型和特征的被测试与激励信号,采用通用自动化测试设备,通过更换不同的信号板卡,能满足测试与激励的多样性.针对PXI通用自动化测试平台,采用FPGA构建的测试板卡,既能实现和PXI总线的通用接口,也能完成本地总线的控制和数据采集,形成一个通用的PXI板卡设计模板.最后,基于该思想完成的离散量板卡和通信板卡设计,表明该通用设计方法具有可移植性强、硬件复用容易等特点,进而极大地降低了设计强度和难度.     

PHM仿真试验系统设计与应用

PHM系统是保障机载设备稳定安全运行的重要工具。通过构建PHM仿真试验系统,可以对系统架构、总线接口、数据处理、分区存储等系统功能进行仿真验证,以便尽早发现PHM系统设计初期存在的各种问题,及时对方案进行改进和优化,降低系统研制的风险。对PHM仿真试验系统的设计进行了研究,提出了一种PHM仿真试验系统设计与应用方法,从总体层次、软硬件设计等方面介绍仿真试验系统的组成和功能设计。搭建飞机级及各区域级的仿真设备,构建基于总线通讯的交联仿真网,支持数据、模型、流程等功能的仿真,并在最后给出了仿真试验的主要流程。实际应用表明,本方法能够较好地支撑仿真验证试验,从而缩短试验周期,提高研制效率,为系统设计工作提供支撑从PHM系统功能验证的角度为PHM系统研制提供支撑。     

可重构资源管理及硬件任务布局的算法研究

可重构系统具有微处理器的灵活性和接近于ASIC的计算速度,可重构硬件的动态部分重构能力能够实现计算和重构操作的重叠,使系统能够动态地改变运行任务,可重构资源管理和硬件任务布局方法是提高可重构系统性能的关键.提出了基于任务上边界计算最大空闲矩形的算法(TT-KAMER),能够有效地管理系统的空闲可重构资源;在此基础上使用FF和启发式BF算法进行硬件任务的布局.实验表明,算法能够有效地实现在线资源分配与任务布局,获得较高的资源利用率.     

基于1553B总线的飞控软件测试仿真平台设计

针对导弹飞控软件测试系统中更高可靠性、灵活性和实用性的要求,设计了一种基于1553B总线的导弹飞控软件测试仿真平台,介绍其系统组成及上位机软件的设计和实现。对高可靠性和灵活性的飞控软件测试仿真平台进行了研究,从软硬件方面予以分析,给出一个详细的设计方案：测试平台与飞控计算机采用1553B总线通讯的同时,利用VS2010设计上位机测试软件和S-function函数进行子模块封装,并通过Higale仿真界面进行实时的通信控制与显示,可以在保证通信可靠性的基础上对飞控软件的测试结果进行判断与分析。仿真测试结果表明,该飞控软件测试仿真平台方案可以实现对某型导弹飞行控制软件的通信与测试,并且具有高可靠性和可扩展性。     

Reconfigurable Networks on Chip: DRNoC architecture

To cover the complexity of future systems, where thousands and hundreds of heterogeneous cores have to be interconnected, new on-chip communication solutions are being searched. In this context, Networks on Chip (NoCs) have been studied as bus alternative. However, the inclusion of NoCs’ broad design space increases even more the complexity of design flows. Additionally, today electronic industry demands drastic time to market reduction and improved device diversity. On the other side, reconfigurable devices have had an impressive evolution and now, they are complex heterogeneous platforms which include a broad variety of embedded cores. Furthermore, today it is possible to embed reconfigurable arrays in application-specific integrated circuits and thus create highly flexible systems. These tendencies provide support to the idea of reconfigurable on-chip communication, which can reduce the system design time and permit to adapt their characteristics to currently running applications. This paper overviews some reconfigurable NoCs’ state of the art solutions and describes a reconfigurable on-chip communication approach, called DRNoC, which explores the highest possible flexibility and is not limited to NoCs. An important aspect considered in this paper is real implementations and therefore, all the solutions discussed along it, including DRNoC, have been validated on FPGAs. The paper also highlights some technology restrictions of currently available FPGA reconfiguration techniques that do not permit to test real-live examples on such systems.