端接未使用的低电压差分信号总线输入

本文向应用工程师介绍高频负载板（loadboard)设计中如何适当端接未使用的低压差分信号(LVDS)输入。文中为达到设计目标做了指导性的介绍。     

通过低电压差分信号(LVDS)传输高速信号

低电压差分信号(LVDS)非常适合时钟分配和一点到多点之间的信号传输.在此描述了使用LVDS将高速信号分配到多个目的端的方法. 在一个数字系统中,当各个子系统需要相同的参考时钟源协同工作肘,时钟分配非常重要.例如,一个基站的数字信号处理单元(DSP),在大部分应用中必须与射频处理单元同步.由锁相环(PLL)产生所需的本振频率,通过模/数转换器锁定到时钟中心频率上.     

差分总线收发器

差分总线收发器ISO422是一款隔离的全双工总线收发器。它与采用EIA标准RS－422－A利RS－485的3线数据总线系统兼容。它是以Burr－Brown公司的中容隔离技术为基础的。把数据总线输入设计成对数据总线是现非常高的阻抗,所以允许在任何数据。线部分有实际上不受数量限制的接收器。为允许此特性其数据产线输入被限制在电源数值的共模范围内。此限制要求总线广的所有结点都以一个共同的地为基准。然而,通过ISO422连接到总线上的系统隔离高达1500Vrms,所以其本地浮动地电位才达到这种隔离电压。半双工和全双工连接ISO422可用厂半双丁或…     

一种低电压的全差分OTA

文章介绍了一种低电压的全差分OTA的实现，通过电流驱动体效应（CDB）使低电源电压OTA设计成为可能。提出了一种新的共模反馈结构（CMFB）实现了全差分输出，提高了OTA的输出范围。文章采用0．18um CMOS工艺库。SPICE仿真结果表明：在电源电压为800mV时，OTA的增益为59．2DB，单位增益带宽为14．3MHz．输出范围为674mV．     

关于高速差分信号匹配的研究

本文提出了在高速差分信号匹配时经常会遇到的几个信号完整性问题,针对问题的情况进行了详细的分析和研究,并提出了正确的设计方法.     

低电压对有线电视信号质量的影响

参加ＣＡＴＶ网络维修工作十几年 ,遇到的故障类型不少 ,但这次特殊的故障给我印象很深。某住宅小区用户投诉电视图像极差。维修人员到用户家发现电视画面雪花噪点非常多 ,测用户放大器输出电平为 95ｄＢ左右 ,输入电平也正常。使用该放大器的用户都是这个现象 ,而前一级用户电视画面良好 ,因此 ,判定该放大器指标不好。更换 1台新的放大器 ,毛病依然存在 ;更换放大器的主分配分支器 ,故障仍存在。最后 ,用电压表测该放大器输入电压仅为 180Ｖ ,这个放大器的电源是从一用户家引入的 ,到该户检查发现他家灯泡一直发红 ,是电压过低造成的。换…     

低电压高速CMOS全差分运算放大器设计

设计了一种低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构、连续时间共模反馈电路以及低压宽摆幅偏置电路,以实现在高稳定性下的高增益带宽、大输出摆幅。在Cadence环境下,基于TSMC 0.25μm CMOS标准工艺模型,对电路进行了spectre仿真。在2.5V电源电压下,驱动1pF负载时,开环增益71.6dB,单位增益带宽501MHz,功耗4.3mW。     

高速数据通信总线关键技术设计与实现

本文描述了现阶段的高速数据通信总线技术的应用情况与发展现状,并深入分析了高速数据通信总线技术操作的可行性.     

高速差分连接器测试方法及分析

随着高速数字系统的快速发展,信号完整性成为了高速传输的关键技术,其优劣已经影响到整个高速数字系统的可靠性。以高速差分连接器为研究对象,分析了信号完整性的测试方法,采用时域反射(TDR）测试技术对阻抗、串扰和数据传输率进行测试,客观地评价高速差分连接器信号完整性的优劣,为产品的鉴定检验工作提供科学的依据。     

高速数据通信总线关键技术设计与实现

随着我国科技的发展,电子信息技术也得到了快速的发展,尤其体现在音视频和图像处理技术中.同时在通信系统中,需要更高的数据传输速率来实现高速数据传输,而更新原有系统和购买新设备的成本是相差无几的.这种情况下,我们需要一种能够在原始系统上进行通信而不影响原始系统正常运行的技术.在本文高速数据通信总线进行了讨论.     

低电压差分传输信号（LVDS）接口芯片研发成功

山东芯元微电子有限公司（滨州）2006年7月7日宣布，其低电压差分传输信号（LVDS）接口芯片研发成功。经山东省科技厅、信息产业厅组织的专家鉴定认为，该芯片采用0．18um标准CMOS工艺和创新电路设计，具有摆幅小、功耗低、内核面积小的优点，性能指标达到IEEE Std 1596．3—1996标准的相关要求，技术水平达到了国内领先水平、填补了国内空白，建议尽快推进产业化进程。     

一种新型高速1553B总线控制器的应用验证

LHB155310是西安微电子技术研究所自主研发的一种新型高速1553总线控制器,其传输速率可达到10Mb/s.对LHB155310的工程应用进行可靠性验证.系统试验的结果表明,LHB155310完全满足实际工程需要,并可在国内工业领域广泛推广.     

叭PCI Express总线演进看高速串行接口跃上主流

PCI Express是Peripheral Component Interconnect Express的缩写，有时候会进一步缩写成PCIe。这是一种在计算机上很常见的内部总线扩展槽／扩充卡规格，其前身为PCI规格。自2002年，PCIe 1．0发表之后，PCIe逐渐取代已经使用了1O年的PCI规格，及有过渡性质的AGP及PCI-X规格，成为计算机装置扩展槽／扩充卡的主流。     

用于LVDS传输系统的高速对称电缆的研制

目前LVDS(低电压差分信号)传输模式在高速数字传输领域得到了广泛应用。介绍了一种用于传输高速LVDS的对称电缆的研制,通过合理的结构及材料设计和有效的工艺措施,降低了电缆的衰减,使电缆可在2Gb/s的传输速率下进行数据传输。该电缆具有外径小、重量轻、耐高温等特点,尤其适用于航空航天领域。     

一种高速差分混沌移位键控系统

差分混沌键控(DCSK)系统的最大缺点是参考信号和数据信号消耗了相同比例的比特能量和数据传输速率.为了克服这一缺点,提出了一种高速差分混沌键控系统(HR-DCSK).该系统缩短了原来DCSK参考信号的长度,同时数据信号携带2 bit数据,并将数据信号重复发送,提高了数据传输速率和能量效率.推导出在高斯信道中的比特误码率公式并进行仿真,理论分析和仿真表明,在相同信噪比下,HR-DCSK比调频差分混沌键控系统(FM-DCSK)误码率降低了10％.     

基于FPGA的LVDS高速差分板间接口应用

随着ADC器件速率的提高以及FPGA、DSP器件运算速度的提升,高速AD和信号处理系统之间需要进行高速、稳定的数据传输,原来广泛应用CPCI以及FDPD高速总线的带宽已经无法满足宽带接收机的数据传输速率要求,成为影响接收机性能的新瓶颈.针对这一情况,提出了一种基于LVDS差分接口的DDR传输接口,解决了这一瓶颈,并且在实际硬件平台上进行了FPGA实现,达到了18.4 Gbit/s的接口速率.     

差分线对在高速PCB设计中的应用

在高速数字电路设计过程中,工程师采取了各种措施来解决信号完整性问题,利用 差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合微 带线,信号在上面传输时是奇模传输方式,因此差分信号具有抗干扰性强,易匹配等优点。随 着人们对数字电路的信息传输速率要求的提高,信号的差分传输方式必将得到越来越广泛的 应用。     

全差分驱动器释放高速ADC性能潜力

对于采用高速ADC的设计师来说,一个比较大的挑战就是找到适合驱动这些ADC的放大器。ADC驱动器的选择一直有限。RF放大器一般是单端、较大并消耗大量功率的,而且需要5V至12V的电源;全差分放大器虽已开发出来,但是很多这类放大器是为窄输入信号带宽而优化的,需要较高电压的电源,限制了ADC的速度、噪声或失真性能。[第一段]     

高速LVDS连接器的研制

在65Ω连接器的基础上,采用增大连接器差分阻抗的方式对连接器进行了改进,比较了改进前后连接器的差分阻抗和眼图的测试结果,证实了此改进方法对提高差分阻抗,进一步改善产品传输性能是有效的。