低k电介质及其设备

低k电介质、Cu互连和CMP已成为90/65/45nm芯片制造的标准工艺。90nm工艺要求k=3.0～2.9,65nm工艺要求k=2.8～2.7,45nm工艺要求k=2.6～2.5,大多采用2.5多孔的低k电介质,如TI、台积电。对于22nm工艺,可能采用碳纳米管(CNT)替代Cu互连。     

高k栅极电介质材料与Si纳米晶体管

Si MOS晶体管进入nm尺度后,原来通用的栅极介电材料SiO2已不能适应纳米晶体管继续小型化的需要,必须用高k栅极电介质材料取而代之。对Si纳米晶体管为什么要采用高k栅极电介质材料、此类材料的物理性能和电学性能、与Si之间的相容性以及材料中缺陷对其性能和器件的影响等一系列问题进行了论述,并且讨论了高k栅极电介质材料的进一步发展。     

高k HfLaO栅介质MoS2晶体管的性能研究

比较研究了HfO₂与HfLaO栅介质多层MoS₂场效应晶体管。实验结果表明,与HfO₂栅介质MoS₂晶体管相比,HfLaO栅介质MoS₂晶体管表现出更优的电性能。电流开关比高达1×10⁸,亚阈斜率低至76 mV/dec,界面态密度低至1.1×10¹² cm-2·eV-1,载流子场效应迁移率高达1×10⁹ cm²·V-1·s-1。性能改善的原因在于镧(La)对HfO₂的掺杂形成HfLaO化合物,减小栅介质薄膜的表面粗糙度,降低缺陷电荷密度,改善了栅介质/沟道界面特性,从而减小了界面态密度,抑制了库仑散射和界面粗糙散射。最终,提高了多层MoS₂晶体管的场效应迁移率,改善了晶体管的亚阈特性。     

高k栅极电介质材料与Si纳米晶体管(续)

从上述讨论可以看出，世界上许多的研究组直到眼下都在系统地研究高k的电荷捕获和由捕获所产生的特性，特别是在高电应力和高温条件下的测定，并且利用这些捕获的空间和能级分布来进行解释。这大大地加深了对于高k介电体电荷捕获问题的理解，但显然问题并没有完全解决，仍然需要继续工作。     

离子束增强沉积法制备二氧化铪薄膜

利用离子束增强沉积(IBED)技术在硅衬底上沉积得到50nm的二氧化铪薄膜.卢瑟福背散射(RBS)的结果指出样品表面有过量氧元素存在.X射线光电子能谱(XPS)显示退火前后薄膜内部化学键没有变化.透射电子显微镜(TEM)表明界面处有非晶铪氧硅化合物生成.电子衍射(ED)显示所制备的二氧化铪薄膜呈现长程无序、区域有序的多晶态.实验为HfO2作为高k电介质在集成电路制造中的应用提供了一种简单有效的方法.     

低k绝缘层及其设备

铜互连、金属间低k绝缘层(k<3)和CMP工艺已成为制造高端IC的一个标准工艺。本文介绍了厚度已步入纳米尺度的低k绝缘层的最新研究动态和当前几种常用低k绝缘层材料,如FOx低k旋涂材料、黑金刚石系列低k薄膜和CORAL低k材料等。另外,还介绍了有关低k绝缘层材料的几种设备,如生长设备、蚀刻设备和低kCMP设备。     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

高介电常数栅介质材料研究动态

随着微电子技术的飞速发展,半导体器件的特征尺寸按摩尔定律不断缩小。SiO2作为MOSFET的栅介质材料巳不能满足技术发展的需求。为此,应用于下一代MOSFET的高介电常数栅介质材料已成为当今微电子材料的研究热点。文章介绍了高K材料抑制隧穿效应影响的原理及其应当满足的各项性能指标,并对其研究动态和存在的问题进行了阐述,指出了最有可能成为下一代MOSFET栅介质的几种高K材料。     

金属栅/高k基FinFET研究进展

对比传统的平面型晶体管,总结了三维立体结构FinFET器件的结构特性。结合MOS器件栅介质材料研究进展,分别从纯硅基、多晶硅/高k基以及金属栅/高k基三个阶段综述了Fin-FET器件的发展历程,分析了各阶段FinFET器件的材料特性及其在等比缩小时所面临的关键问题,并着重从延迟时间、可靠性和功耗三方面分析了金属栅/高k基FinFET应用于22 nm器件的性能优势。基于短沟道效应以及界面态对器件性能的影响,探讨了FinFET器件尺寸等比缩小可能产生的负面效应及其解决办法。分析了FinFET器件下一步可能的发展方向,主要为高迁移率沟道材料、立体型栅结构以及基于新原理的电子器件。     

适用于双金属栅集成的TaN湿法腐蚀

Wet-etch etchants and the TaN film method for dual-metal-gate integration are investigated. Both HF/HN O3/H2O and NH4OH/H2O2 solutions can etch TaN effectively, but poor selectivity to the gate dielectric for the HF/HNO3/H2O solution due to HF being included in HF/HNO3/H2O, and the fact that TaN is difficult to etch in the NH4OH/H2O2 solution at the first stage due to the thin TaOxNy layer on the TaN surface, mean that they are difficult to individually apply to dual-metal-gate integration. A two-step wet etching strategy using the HF/HNO3/H2O solution first and the NH4OH/H2O2 solution later can fully remove thin TaN film with a photo-resist mask and has high selectivity to the HfSiON dielectric film underneath. High-k dielectric film surfaces are smooth after wet etching of the TaN metal gate and MOSCAPs show well-behaved C-V and Jg-Vg characteristics, which all prove that the wet etching of TaN has little impact on electrical performance and can be applied to dual-metal-gate integration technology for removing the first TaN metal gate in the PMOS region.     

高介电常数HfO_2栅介质的制备及性能

氧化铪(Hf02)介质材料是目前用来取代Si02的最有前途材料之一.介绍了Hf02的制备方法,对几种制备方法进行了比较,并分析了各种制备方法的优缺点.比较了Hf02介质材料的电学性能、热稳定性能及可靠性能,综述了Hf02介质材料的前景,指出原子层淀积(ALD)是制备Hf02介质材料的最好方法之一.     

La基高k栅介质的研究进展

SiO2作为栅介质已无法满足MOSFET器件高集成度的需求,高k栅介质材料成为当前研究的热点。综述了高k栅介质材料应当满足的各项性能指标和研究意义,总结了La基高k栅介质材料的最新研究进展,以及在改正自身缺点时使用的一些实验方法,指出了有可能成为下一代MOSFET栅介质的几种La基高k材料。La基高k材料的研究为替代SiO2的芯片制造工艺提供优异的候选材料及理论指导,这是一项当务之急且浩大的工程。     

HfO2高K栅介质薄膜的电学特性研究

研究了高 K(高介电常数 )栅介质 Hf O2 薄膜的制备工艺 ,制备了有效氧化层厚度为 2 .9nm的超薄MOS电容。对电容的电学特性如 C-V特性 ,I-V特性 ,击穿特性进行了测试。实验结果显示 :Hf O2 栅介质电容具有良好的 C-V特性 ,较低的漏电流和较高的击穿电压。因此 ,Hf O2 栅介质可能成为 Si O2 栅介质的替代物。     

TiO_2/SiO_2和TiO_2/SiO_xN_y层叠结构高k栅介质比较研究

以射频磁控溅射为主要工艺,制备了TiO2/SiO2和TiO2/SiOxNy两种层叠结构栅介质。对C-V特性和漏电特性的测试表明,SiO2和SiOxNy等界面层的引入有效地降低了TiO2栅介质电荷密度及漏电流,而不同层叠结构的影响主要通过界面电学性能的差异体现出来。对漏电特性的进一步分析显示,TiO2/SiO2结构中的缺陷体分布和TiO2/SiOxNy结构中的缺陷界面分布是导致电学性能差异的主要原因。综合比较来看,TiO2/SiOxNy结构栅介质在提高MOS栅介质性能方面有更大的优势及更好的前景,有助于拓展TiO2薄膜在高k栅介质领域的应用。     

HfO_2高k栅介质漏电流机制和SILC效应

利用室温下反应磁控溅射的方法在 p- Si(1 0 0 )衬底上制备了 Hf O2 栅介质层 ,研究了 Hf O2 高 k栅介质的电流传输机制和应力引起泄漏电流 (SIL C)效应 .对 Hf O2 栅介质泄漏电流输运机制的分析表明 ,在电子由衬底注入的情况下 ,泄漏电流主要由 Schottky发射机制引起 ,而在电子由栅注入的情况下 ,泄漏电流由 Schottky发射和 Frenkel-Poole发射两种机制共同引起 .通过对 SIL C的分析 ,在没有加应力前 Hf O2 / Si界面层存在较少的界面陷阱 ,而加上负的栅压应力后在界面处会产生新的界面陷阱 ,随着新产生界面陷阱的增多 ,这时在衬底注入的情况下 ,电流传     

基于氧化铪的高k栅介质纳米MOSFET栅电流模型

运用一种全量子模型研究基于氧化铪的高k栅介质纳米MOSFET栅电流,该方法特别适用于高k栅介质纳米MOS器件,还能用于多层高k栅介质纳米MOS器件。使用该方法研究了基于氧化铪高k介质氮含量等元素对栅极电流的影响。结果显示,为最大限度减少MOS器件的栅电流,需要优化介质中氮含量、铝含量。     

高k绝缘层研究动态

介绍了ITRS2003对高k绝缘层材料的要求、高k绝缘层材料必须满足的要求、高k绝缘材料(尤其是HfSiON材料)研究成果以及研究中存在的问题。     

先进的Hf基高k栅介质研究进展

随着CMOS器件特征尺寸的不断缩小,SiO2作为栅介质材料已不能满足集成电路技术高速发展的需求,利用高k栅介质取代SiO2栅介质成为微电子技术发展的必然.但是,被认为最有希望替代SiO2的HfO2由于结晶温度低等缺点,很难集成于现有的CMOS工艺中,新型Hf基高k栅介质的研究成为当务之急.据报道,在HfO2中引入N、Si、Al和Ta可大大改善其热力学稳定性,由此形成的高k栅介质具有优良的电学特性,基本上满足器件的要求.本文综述了这类先进的Hf基高k栅介质材料的最新研究进展.     

高k栅介质MOSFET电特性的模拟分析

对高k栅介质MOSFET栅极漏电进行研究 ,确定栅介质的厚度 ,然后使用PISCES Ⅱ模拟器对高k栅介质MOSFET的阈值电压、亚阈斜率和Idsat/Ioff进行了详细的分析研究。通过对不同k值的MOSFET栅极漏电、阈值电压、亚阈斜率和Idsat/Ioff的综合考虑 ,得出选用k <5 0且Tk/L≤ 0 .2的栅介质能获得优良的小尺寸MOSFET电性能。     

高k栅介质/金属栅结构CMOS器件的等效氧化层厚度控制技术

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。综述了国内外对纳米尺度CMOS器件高k栅介质的等效氧化层厚度(EOT)控制技术的一些最新研究成果,并结合作者自身的工作介绍了EOT缩小的动因、方法和展望。