广播方式下的VME总线数据下行传输

介绍了VME总线数据的传送方式,分析了VME总线中优先中断总线的相关功能模块,研究了VME总线数据中断方式传输的机制,提出了一种基于中断方式数据上行传输的从设备VME接口的设计方法,给出了设计实例。     

基于GAL的VME总线接口电路及程序设计

根据VME总线规范和协议要求,基于GAL芯片进行了VME总线地址译码、数据读写及中断控制接口电路的设计,完成了电路板设计和研制,试验研究表明其功能满足要求,文中所提出的设计思路方法合理可行。     

优先中断总线的设计

VME总线接口的设计是VXI总线嵌入式控制器设计的一个重点。本文详细讨论了运用VMEbus接口控制器VIC068A和地址控制器VAC068A进行ISA总线VME总线转换的电路设计方法,给出了优先中断总线的设计方案。     

VIC64实现ADSP2106x与VMEbus的接口

对于将DSP与标准总线联系起来的开发，现在一般是基于VME和CPCI背板总线的应用开发，对于VME总线，用户可以根据特定要求自行设计接口电路，比如只实现从模块访问，但专业公司的现成ASIC一般提供了完成的主，从模块VME总线界面，用户也可以考虑采用，本文介绍了一种使用Cypress公司的VME桥接芯片VIC64实现SHARC ADSP2106X与VMEbus接口的方法，以VIC64为例讲述了它进行主模块操作，从模块操作，块传输，中断处理的过程，并且就VIC64如何连接ADSP2016X与VME总线的问题作了详细设计，给出了电路框图和逻辑设计过程。     

PCI雷达中断接口板的设计

某型号雷达的内网是基于分时传输体制的。原有的数据中断接口板是基于ISA总线标准,但是该总线标准数据传输实时性和吞吐能力有限且很难实现改造升级。为了提高雷达数据的实时响应,避免数据冲突,实现定时信号的可靠传输,利用PCI9052芯片设计了PCI的中断接口板,具有良好的即插即用和实时响应的特性。     

基于VME总线的飞机RT硬件结构化设计

介绍了一种基于VME内部总线的飞机远程终端功率控制器的硬件功能性的结构化设计方法;系统分析了RT的具体功能;结合32位VME总线的系统框架,针对各模块的关键技术给出了具体板间数据通讯步骤;进而利用cypress的VIC068A总线控制芯片,设计出了CPU控制板与VME总线的接口部分原理图;该图以74FCT543作为数据与地址缓冲器,实现了总线的A24/A16、D16/D08模式;通过该系统对RT设计的结构规划,大大提高了RT处理数据的快速准确性,并为加快具体设计工作做了充分的铺垫.     

VME总线原理及应用 三

总线主控器和总线受控器之间可以8位、16位、32位和64位宽来进行信息传输。对于特定的数据传输、具体的数据宽度由总线信号来定。 总线操作包括读、写和读——修改——写三种操作。后一种操作在多处理器配置中非常重要,它支持CPU的如测试——设置(TAS)指令的执行。在高层软件中,该指令用来构造诸如信号量的软件范例。许多设备能进行VME总线支持的数据块传输。     

基于FPGA的VME总线监视模块的研制

为满足后续新机VME总线模块电路板深修的需要,在深入分析VME总线通信规范的基础上,运用Altera公司的软核Nios II嵌入式处理器,设计并研制一块VME总线监视模块,给出其硬件架构与各部分电路设计,基于Verilog HDL对其监视功能进行软件开发与时序仿真,并给出其硬件设计与软件开发过程中需要注意的方面,最后对其进行了测试,测试结果表明其有效性。所研制的VME总线监视模块能够为后续新机型中VME总线模块的测试与修理提供技术支撑。     

基于FPGA+SCV64架构的VME总线从模块开发

为满足新机VME总线模块电路板深修的需要,基于VME总线接口协议芯片SCV64,开发了具有接收VME总线信号读写操作功能的从模块。该从模块可实现对机上VME总线模块通信能力检测。给出其硬件架构与各部分电路设计,基于Verilog语言对其读写功能进行软件开发,并给出其硬件设计与软件开发过程中需要注意的问题。对从模块功能进行测试,测试结果表明其功能有效。研制的VME总线从模块能够为后续VME总线模块的测试与维修提供技术支撑。     

适合VME总线视频信号处理器的设计

本文叙述了适合VME总线的视频信号处理器的工作原理及其设计方法,同时还详细介绍了VME总线接口系统的技术规定和设计方法。     

运动控制算法可重构机制

针对步进扫描光刻机运动控制系统调试和运行,提出了一种运动控制算法可重构的机制,实现运动控制算法和关键参数的在线修改;对比分析了不可重构与可重构运动控制软件的设计流程,指出了可重构的优势;为运动控制代码传输设计了VME总线通道并用FPGA实现总线接口,确保运动控制指令的高速稳定传输;设计了运动控制器运算核心DSP的外部接口和运行方式,确保运动控制算法的可控运行;实验结果表明DSP代码可从上位机下载运行,控制系统能灵活的重构运动控制算法,长时间运行稳定,大大提高了光刻机工件台控制系统调试的工作效率。     

BIT试验中VME总线故障注入设备控制单元设计

针对航空电子设备BIT(机内测试)试验,设计了一种基于FPGA（现场可编程门阵列）的VME总线故障注入设备。该设备的控制单元用于完成故障注入设备的总体控制,是实现故障注入任务的关键。详细分析了VME总线故障注入设备的总体框架,给出了VME总线故障注入设备控制单元的设计方案,包括详细的软、硬件设计方法以及该系统的工作流程,并通过测试工具验证了控制单元设计和功能的正确性。最后,讨论了BIT试验中故障注入技术应用未来研究工作的开展方向。     

PCI总线接口S5933外加FIFO的连续数据发送板设计

结合对PCI总线接口控制器S5933数据传输原理的分析,给出了一种基于S5933并外扩FIFO的连续数据发送板的设计方案,并给出了设计实例,这就从硬件上解决了数据仿真产生并输出过程中由于计算机中断所引起的数据间歇,实现了数据的连续发送。     

Delphi平台下的1553B总线卡通信应用技术研究

介绍一种基于Delphi平台的PCI-1553B总线卡接口通信应用技术,主要包括Delphi下1553B总线周期消息、非周期消息定义、消息传输故障重试、消息数据的中断采集、消息数据的动态更新以及总线消息的传输监控记录等编程技术。并基于1553B总线卡和Delphi平台设计了一套电控模拟器通信系统,验证了1553B总线的BC-RT通信和RT-BC通信以及BM总线监控功能。实践表明,利用Delphi开发1553B总线通信应用技术以及Delphi对数据库技术的完美支持,与其他开发语言相比,该技术可快速建立完善的1553B总线通信测试系统。     

CAN总线的时间触发调度方法及实验研究

借鉴TTCAN总线时间触发机制和静态调度特点，利用微控制器的硬件周期中断，结合软件编程，提出一种充分利用了CAN 2.0 总线位仲裁特点的时间触发方案，并对以该方案进行数据传输时的总线带宽利用率和传输误码率进行了模拟实验研究．结果表明：将CAN总线和微控制器的周期中断相结合，可以利用CAN 2.0 总线实现时间触发型应用，并获得较高的带宽利用率，该方案可应用于分布式数据采集系统等传输大量周期数据和少量非周期数据的场合．     

1553B总线拓扑及通信协议设计

分析1553B总线组网拓扑,设计一种结合并行总线拓扑和层次总线拓扑的混合总线拓扑结构,在此基础上给出一个通信协议栈。针对传输层异步通信,设计基于传输矢量字方式代码的控制流程、报文传输流程、矢量字格式以及报文格式。在网络层上设计数据分组格式,从而实现基于LabVIEW的协议测试软件。     

PCI与VME之间的总线转换

文本讨论了如何用UniverseII实现两个标准总线即PCI及VME总线之间的转换．详细介绍了芯片的特点应用及该课题实现方案的工作过程，同时也详细讨论了该芯片驱动程序的工作流程，包括初始化调用及中断处理等。     

基于dMAX的C6727B并行数据传输设计

介绍基于C6727B的并行数据传输系统的设计,利用其内部的dMAX模块,可以处理来自外部的2个中断,实现从HPI接口和EMIF接口并行传输数据,在数据传输时无需CPU参与;由于并行数据传输存在优先级和总线仲裁,还介绍了多个事件的优先级处理和总线申请问题。基于dMAX的并行数据传输系统使得DSP数据传输效率显著提高,可满足高速实时数据处理系统的需求。     

并行设备总线嵌入式控制系统设计

采用ARM7内核芯片S3C4510的高性能网络控制器结合使用CPLD设计VME总线控制器逻辑时序,研制出了类似3UVME的并行设备总线控制器。开发嵌入式系统uClinux的网络通讯软件,实现提供设备之间高速网络连接通道,把后台计算机数据库和前端设备紧密地连接起来,实现数据的快速获取与给定。     

AFDX网络端系统数据接收方法研究与实现

AFDX网络端系统实现符合ARINC664P7协议的网络数据的传输功能,在AFDX网络端系统数据接收方面,总结了AFDX网络数据的特点,分析了查询接收方式和中断接收方式各自的不足,设计并实现了一种基于查询和中断的混合式数据接收方法。该方法在保证查询接收方式高效的前提下,有效降低了对主机系统处理器资源的占用,并解决了中断接收方式引起的丢包问题。