时钟频率达1GHz的高速直接数字合成器

近年来直接数字合成器(DDS)在高速化和多功能化方面又有了长足的进步。出现了时钟频率达GHz的DDS器件。本文介绍的美国模拟器件公司生产的AD9858的时钟频率最高可达1GHz，可直接形成0～400MHz的正弦波。可工作于单频模式和扫频模式，频率切换速度仅为83ns。若预先将有关数据存储在存储器中，可以将切换时间缩短至8ns,DDS通常作为产生正弦波的信号源使用。     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

多通道高速直接数字频率合成器

本文提出了一款具有32位相位精度,输出12位精度的高性能直接数字频率合成器。该直接数字频率合成器通过多通道采样技术和12位精度的数模转换器,使其同时具有高速和高精度的特性。该芯片采用130nm标准CMOS工艺制造,核心区域面积为0.89mm×0.98mm,在1.2V单电源供电情况下,总功耗约为300mW,室温条件下,最大时钟工作频率为2.0GHz。     

直接数字频率合成器

AD99l4集成了片内高速12bitDAC,每秒采样速率达3．5GSPS,AD9915则可达2．5GSPS。两种器件内核均支持能够合成频率捷变的高级数字可编程技术,可在频率高达1．4GHz下模拟用于各种通信应用（如无线基站、军用和商用雷达）的输出正弦波,还可以保护通信系统。AD9914和AD9915建立时间仅需几纳秒,而粒度远低于200pHz。     

基于非线性DAC的高速直接数字频率合成器

This paper presents a high speed ROM-less direct digital frequency synthesizer （DDFS） which has a phase resolution of 32 bits and a magnitude resolution of 10 bits. A 10-bit nonlinear segmented DAC is used in place of the ROM look-up table for phase-to-sine amplitude conversion and the linear DAC in a conventional DDFS. The design procedure for implementing the nonlinear DAC is presented. To ensure high speed, current mode logic （CML） is used. The chip is implemented in Chartered 0.35μm COMS technology with active area of 2.0 × 2.5 mm^2 and total power consumption of 400 mW at a single 3.3 V supply voltage. The maximum operating frequency is 850 MHz at room temperature and 1.0 GHz at 0℃.     

小型化直接数字频率合成器

小型化直接数字频率合成器澳大利亚的Ｓｔａｘｌｆｏｒｄ电信公司应用直接数宇合成先进技术研制成功的ＳＴＥＩｎ１３５７Ａ／见和ＳＴＥＩｎ１３７７／见两种型号直接数字频率合成器最近已经投放市场。这两种频率合成器在严酷的环境下一能精密调谐，获得高纯度频谱。这两...     

带高速电流舵DAC的直接数字频率合成器

本文给出了一种高速SiGe BiCMOS直接数字频率合成器设计。该数字频率合成器单片集成了高速DDS数字核,10位差分电流舵 DAC,串/并接口和时钟控制逻辑。芯片采用0.35μm SiGe BiCMOS标准工艺流片,工作在1GHz系统频率。测试结果显示,该DDS能够生成高达400+ MHz的捷变模拟sine波形。     

3GHz集成数字锁相频率合成器

本文介绍了3GHz集成数字锁相频率合成器的设计及电路实现,其体积小、成本低、可实现微机控制。它可应用于微波接力、卫星通信及散射通信等领域。     

直接数字频率合成器的教学实验

本文介绍一个电子系统设计实验-直接数字频率合成（DDS）信号源的设计与实现。该信号源可输出一定频率范围的正弦波、方波和三角波信号，输出频率可通过键盘进行预置，输出信号的类型和频率由LED数码管显示。实验采用单片机完成波形的相位、幅度值计算，波形数据存储在RAM中；用CPLD进行相位累加，并提供与单片机和数码管、RAM及内部累加器的接口和控制，由RAM读出的波形数据通过DAC芯片转换为模拟量，最后经一个模拟滤波器，对输出波形进行平滑。     

一种高速直接数字频率合成器及其FPGA实现

介绍了一种用于QAM调制和解调的直接数字频率合成器,该电路同时输出10位正弦和余弦两种波形,系统时钟频率为50MHz,信号的谐波小于－72dB。输出信号的范围为DC到25MHz,信号频率步长为0．0116Hz,相应的转换速度为20ns,建立时间延迟为4个时种。直接数字合成器（DDFS）采用一种有效查找表的方式生成正弦函数,为了降低ROM的大小,采用了1／8正弦波形函数压缩算法。直接数字频率合成器的数字部分由Xilinx FPGA实现,最后通过数模转换器输出。     

直接数字频率合成器选型指南

本文介绍了直接数字频率合成器的基本原理以及频率合成技术的发展历程.对几种常用的频率合成器技术进行了比较.其中着重讲述了直接数字频率合成器的噪声构成。文中概述了直接数字频率合成器的应用领域.论述了国外主要的直接数字频率合成器供应商的典型产品的性能特点.并介绍了国内相关的研究情况。     

FPGA实现的直接数字频率合成器

描述了直接数字频率合成器（DDS）的原理和特点，并给出了用FPGA实现DDS的方法及仿真结果。     

直接数字频率合成器的PFGA实现

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司、生产的型号为MAX5885的专用D／A芯片,利用直接数字频率合成技术,通过Xilinx公司的ISE9．2开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

直接数字频率合成器的FPGA实现

本文描述了直接数字频率合成器(DDS)的原理和特点,给出了利用Altera公司的FPGA器件(ACEX EP1K100)实现DDS的方法及仿真结果,并对仿真结果进行了误差分析。     

内嵌14位DAC的高速直接数字频率合成器的设计

利用CORDIC算法实现相位幅度的转换;嵌入双路归零编码方式输出、电流源控制开关、14位DAC,成功设计了一种高速直接数字频率合成器.经0.18 μm 6M2P CMOS工艺流片,芯片面积为4.19 mm×3.17 mm,在1 GHz的工作频率下,输出信号在98.6 MHz处,SFDR为68.39 dB.     

一种高速低功耗直接数字频率合成器的设计与实现

根据直接数字频率综合(DDS)的原理，采用各种优化技术，设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx公司的Virtex器件实现，取得了较好的整体性能。     

高速中规模集成数字频率合成器

本文介绍的新型高速中规模集成数字频率合成器是由高速ECL集成的前置分频器(脉冲吞除计数器)、中速TTL集成的二-十进制同步可逆可预置计数器、数字集成鉴相器与环络滤波器,集成负阻压控振荡器以及一些TTL电路组成.逻辑设计打破了过去习惯采用的"九置定"、"九读出"法,而采用"零置定"、"零读出"的新方法.这样便于和计算机直接连接进行实时     

用VHDL设计直接数字频率合成器

应用EDA技术，以FPGA／CPLD器件为核心，用VHDL语言设计直接数字频率合成器。本文给出了他的工作原理、设计方法和主要的程序代码。采用FPGA设计的直接数字合成器不仅可方便地实现各种比较复杂的调频、调相和调幅功能，而且具有良好的实用性。     

直接数字频率合成器的优化技术研究

详细阐述了利用QuartusⅡ实现直接数字频率合成器（DDS）的方法和步骤。分析了DDS的设计原理,采用多级流水线控制技术对DDS相位累加器进行了优化,利用存储对称波形方法对波形存储表进行了优化,并在开发环境下进行了功能仿真,选用现场可编程器件FPGA作为目标器件,得到了可以重构的IP核,实现了复杂的调频功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。