影响高速光纤通信系统传输性能的主要因素

本文概述了光纤通信系统的历史与现状,以及影响光纤通信的主要因素。     

基于动态电路的高速发送端设计

为了降低高速串行接口中发送端的延迟,在研究、分析现有发送端结构的基础上,提出了新的数据跨时钟域传输方法并在实际电路中得到实现。此方法可以大幅降低数据跨时钟域传输时用于异步FIFO的延迟。而且,使用动态电路对高速发送端并串转换电路进行了晶体管级的改进,放松了关键路径的时序要求,使发送端整体电路能运行在更高的频率下。发送端电路使用40nm CMOS工艺实现,实际芯片测试数据表明,使用该电路的发送端可以稳定工作在13Gb/s的速率下。     

低功耗高速时钟数据恢复电路

为了降低高速串行接口的时钟数据恢复(CDR)电路的功耗,在研究、分析现有时钟数据恢复结构的基础上,提出了一种新的时钟数据鉴相算法及其电路实现方法。新的电路设计仅使用一个高速采样时钟,比传统的鉴相电路减少一半的采样率,从而减少了前端采样模块的功耗。该鉴相算法采用统计方法减小鉴相时钟的噪声,进而达到很低的误码率。该鉴相算法可使用数字综合的方法实现,工作在较低的频率下,这样便于迁移到不同的工艺中。整个电路使用40nm工艺实现,实际芯片测试数据表明,使用该电路的接收端可以稳定工作在13Gb/s的速率下,功耗达到0.83p J/bit,误码率低于10E-12。     

高速电路中的信号完整性及仿真

在高速印刷电路板设计过程中,高速电路设计的仿真显示出越来越重要的地位。利用仿真分析的方法,可以在PCB制作之前尽可能发现并解决隐藏的信号完整性和电磁兼容性问题,最大限度地减小产品设计失败概率,提高电路系统工作可靠性。通过采用PADS2004／hyperLynx软件对一高速DSP图像处理印刷电路板中的高速信号线的布局布线前的仿真,分析高速电路板中普遍存在的信号完整性、串扰等问题,并给出了相应的解决办法。     

高速PCM码信号源及其解码电路的设计

目的 设计高速PCM码的解码电路,并设计高速PCM码信号源供解码电路使用。方法 用EPROM及并串转换器为核心组成时序电路,产生高速PCM码;用串并转换器对PCM码解码。结果 该电路已用于某导弹遥测系统,工作良好,码速率为3．2768MHz。结论 本电路工作稳定,信号源的输出驱动能力强,解码电路的抗干扰能力强。     

高速电路中的信号完整性及仿真

在高速印刷电路板设计过程中,高速电路设计的仿真显示出越来越重要的地位.利用仿真分析的方法,可以在PCB制作之前尽可能发现并解决隐藏的信号完整性和电磁兼容性问题,最大限度地减小产品设计失败概率,提高电路系统工作可靠性.通过采用PADS2004/hyperLynx软件对一高速DSP图像处理印刷电路板中的高速信号线的布局布线前的仿真,分析高速电路板中普遍存在的信号完整性、串扰等问题,并给出了相应的解决办法.