层压法制作喷墨打印机墨盒的悬空引线

喷墨打印机墨盒悬空引线由于没有基底层的支撑,对物理性外力冲击的承受能力极为脆弱,所以在制作、包装和运输的过程中很容易断线而降低了成品的合格率。本论文采用先对PI开窗口,后层压上铜箔的方法制作喷墨打印机墨盒悬空引线。并通过正交设计法对层压的参数进行优化、在悬空引线间增加了一个铜片及同时使用干膜和湿膜作为抗蚀层等方式,大大地降低了悬空引线的断线率,提高了成品的合格率。并且这种方法制作成本较低,完全能够进行小批量生产。     

挠性印制板技术最近发展（2）——生产技术发展

[接上期]1PI蚀刻技术对于2层型FCCL用于手机的FPC开始进入批量化,估计2005年有15000m2以上的产量。通常2层型FCCL的PI基材开孔、开槽是采取冲、钻等机械加工,或者是新的激光加工。考虑到今后FPC线路的高密度化,基板更薄等因素,要适合批量化加工和降低成本,还是选用湿处理工艺,用蚀刻法进行PI基材开孔、开槽。日本Toray-eng公司开发了一种PI蚀刻液—TPE3000液,适用于FPC生产中PI蚀刻。把TPE3000液倒入烧杯,搅拌,放入小片PI膜,按膜的厚度、型号不同而有不同的溶解时间。如Kapton膜(50μm),约3￣5分钟;Upilex膜(50μm)和Espane…     

二元光学法在微透镜制作中的应用

对二元光学的产生和发展作了介绍,并阐述了二元光学元件之一的微透镜(microlenses)的设计、制作和测试方法以及它们的主要应用。微透镜的设计是基于已成熟的标量衍射理论;而其制作过程包括:计算机设计波面相位、产生掩模版、光刻或离子(束)蚀刻以及复制产生微透镜,其关键技术蚀刻方法有等离子蚀刻技术和反应离子蚀刻RIE(Reactive Ion Etching)技术;微透镜的测试主要包括衍射效率(diffractive efficiency)和点扩散函数(PSF)的测试,有直接法和间接法两种测试方法。微透镜可以微型化与阵列化,并且可以同微电子器件一起集成化,具有广泛的应用前景。     

微透镜及其应用简介

对二元光学的产生和发展作了介绍，并阐述了二元光学元件之一的微透镜（microlenses）的设计、制作和测试方法以及它们的主要应用。微透镜的设计是基于已成熟的标量衍射理论；而其制作过程包括：计算机设计波面相位、产生掩膜板、光刻或离子（束）蚀刻以及复制产生微透镜，其关键技术蚀刻方法有等离子蚀刻技术和反应离子蚀刻RIE（Reactive Ion Etching）技术；微透镜的测试主要包括衍射效率（diffractive efficiency）和点扩散函数（PSF）的测试，有直接法和间接法两种测试方法。微透镜可以微型化与阵列化，并且可以同微电子器件一起集成化，具有广泛的应用前景。     

化学蚀刻PI工艺在挠性印制电路制作中的应用

微电子技术飞速发展，特别是集成电路的高集成化，以及高密度封装技术的快速进步，推动了高密度挠性印制电路板制造技术的高速发展。高密度互连结构的挠性印制电路的导线间距越来越窄、导线的宽度越来越精细，孔径日趋减小，结构越来越复杂，要求悬空引线或双面连接的单面挠性印制电路，加工技术难度系数越来越高，采用传统的制作方法难以满足导线尺寸和精度的要求。本文介绍了化学蚀刻聚酰亚胺工艺方法，以及在挠性印制电路制作中的几个应用实例。     

等离子对刚挠结合印制板用材料蚀刻的均匀性及其机理研究

等离子清洗是刚挠结合板去钻污的最重要的一个过程,它影响着镀铜与孔壁表面之间的结合力。获得平整、均匀的表面是金属化孔可靠性的重要保证。本文将从等离子机的腔体空间的均匀性、等离子机蚀刻时间的均匀性等研究着手,为等离子蚀刻均匀性研究提供可靠的实验环境。通过等离子蚀刻刚挠结合板不同材料的实验,并利用均匀设计的方法获得刚挠结合板用聚酰亚胺、丙烯酸胶及环氧树脂等不同材料的蚀刻速率与等离子蚀刻参数之间的非线性拟合关系。最后再根据方程进行讨论,获得刚挠结合板用材料蚀刻均匀性的参数。根据实验中,实验分析中出现的各种现象,本文等离子蚀刻提出最合理的机理解释,并使用该机理定性纠正非线性拟合方程中的拟合偏差。     

蚀刻集成电路引线框原理及其应用

集成电路的发展，带来了其引线密度的提高。产生了引线框架加工的新工艺－蚀刻法，本文介绍了该法的原理，工艺过程及其推广应用。     

三井高科技(上海)有限公司年内将完成第三期扩建工程

<正>本刊通讯员日前从三井高科技(上海)有限公司了解到,三井高科技(上海)有限公司2006年将开始第三期扩建工程,并将于2007年3月正式投产,除扩大现有的冲压法引线框架生产规模外,还将引进蚀刻法引线框架生产线,以满足国内客户对蚀刻框架的需求。     

VDMOS栅引线脱落引起的阈值电压测试错误分析

讨论了栅引线脱落导致栅悬空条件下,VDMOS器件的电流传输过程。通过器件测试与仿真,指出栅引线脱落引起阈值电压测试错误的原因。提出一种将传统“两线法”与“三线法”相结合的阈值电压测试方法,避免栅引线脱落导致阈值电压测试的误判。     

印制电路板制造中大腔体等离子体机的蚀刻均匀性研究

随着5G产品的逐步推广,国内主流通信设备制造商的PCB尺寸也达到了单板651.5 mm以上.因此,为提高生产效率,大腔体的等离子机开始逐步应用于PCB钻孔后的除胶渣流程.但是等离子除胶渣需要满足一定的树脂蚀刻均匀性要求,大腔体的设计对蚀刻均匀性是一个挑战.文章主要从树脂蚀刻均匀性测试方法、计算方法和等离子机工艺气体进气...     

Plasma impedance monitoring for real time endpoint detection of bulk materials etched in ICP tool

Plasma impedance monitoring (PIM) based on electrical measurements is successfully used as an alternative to determine real time detection endpoint during plasma etching of structured bulk materials. In this paper we present the results with this technique for the endpoint detection during the etching of various materials.The endpoint conditions are tested in the sixth harmonic components of the electrical plasma parameters with an RF sensor. The endpoint is determined when an electrical parameter transition is observed. This transition corresponds to the change of the total reactor impedance, and allows the etching of the doped layer to stop on the bulk substrate.Using a Smith chart we determine the best harmonics/electrical monitoring couple parameters for processes on various materials. Resistivity measurements are used before and after etching in order to confirm the usefulness of the PIM method.In this paper, we also demonstrate how to monitor a real time control of non-uniformity during the reactive ion etching (RIE) process in the case of gallium arsenide etching.     

基于DEM技术的塑料毛细管电泳芯片加工工艺

传统的毛细管电泳芯片基体材料以硅和玻璃为主，成本较高，且不适合于生化领域。而以聚合物作为基片材料，由于材料成本较低，且微复制方法成本也很低，因此可望在商业上取得广泛的应用。采用DEM技术，利用感应偶合等离子体（ICP）刻蚀设备进行硅的刻蚀，然后从硅片直接进行微电铸，得到金属模具后，再利用微复制工艺，最终得到的毛细管电泳芯片基片，该技术工艺简单，可实现大批量低成本生产，预期将有广阔的应用前景。     

先进CMOS器件中poly-Si/TaN/HfSiON栅结构的干法刻蚀研究

研究了先进CMOS器件中poly-Si/TaN/HfSiON栅结构的干法刻蚀工艺。对于poly-Si/TaN/HfSiON栅结构的刻蚀,我们采用的策略是对栅叠层中的每一层都进行高选择比地、陡直地刻蚀。首先,对于栅结构中poly-Si的刻蚀,开发了一种三步的等离子体刻蚀工艺,不仅得到了陡直的poly-Si刻蚀剖面而且该刻蚀可以可靠地停止在TaN金属栅上。然后,为了得到陡直的TaN刻蚀剖面,研究了多种BCl3基刻蚀气体对TaN金属栅的刻蚀,发现BCl3/Cl2/O2/Ar等离子体是合适的选择。而且,考虑到Cl2对Si衬底几乎没有选择比,采用优化的BCl3/Cl2/O2/Ar等离子体陡直地刻蚀掉TaN金属栅以后,我们采用BCl3/Ar等离子体刻蚀HfSiON高K介质,改善对Si衬底的选择比。最后,采用这些新的刻蚀工艺,成功地实现了poly-Si/TaN/HfSiON栅结构的刻蚀,该刻蚀不仅得到了陡直的刻蚀剖面且对Si衬底几乎没有损失。     

外层负片流程的成本因子研究

近年来,国家积极鼓励节能减排方面的新工艺技术开发和扩展。印制电路板行业的发展壮大,成为支撑国家经济的“大户”、但同时也肩负着环保的重担。为响应国家号召,积极研究节能减排工艺技术,文章特针对正片、负片的成本消耗加以对比,分析负片流程在电路板制作中的成本优势,同时提供扩充产能的成本分析依据。     

α—Si TFT矩阵等离子体刻蚀技术的研究

本文介绍了α-Si TFT有源矩阵的CF_4等离子体刻蚀技术。分析了CF_4等离子体刻蚀α-Si:H和α-SiN_x的机理,对α-Si TFT的有源层与绝缘层之间刻蚀选择性和均匀性进行了研究,讨论了等离子体刻蚀速率与射频功率、反应室压力及衬底温度的依赖关系。根据实验结果总结了CF_4等离子体刻蚀速率随射频功率、反应室压力和衬底温度的增加而增大的规律,通过控制合适的工艺条件,成功地实现了选择性刻蚀并改善了刻蚀的均匀性。     

Simulation and experiment on SIW slot array antennas

By etching longitudinal slots on the top metallic surface of the substrate integrated waveguide (SIW), an integrated slot-array antenna is proposed in this letter. The whole antenna and feeding system are fabricated on a single substrate, which takes the advantage of small size, low profile, and low cost, etc. The design process and experimental results of a four-by-four SIW slot array antenna at X-band are presented.     

Ultra uniform arrays of micro patterns on large area substrate by employing wet chemical etching

A wet chemical selective etching process is presented to delineate ultra-uniform micro patterns in the form of arrays of sensor chips of 4 mm×4 mm size in the matrix of 9×9 on a 3″ diameter silicon substrate with uniform physical and electrical characteristics. The selective etching of thin film is confined to the top area by masking its outer edges. This leads to uniform etching of the entire film leading to ultra-uniform delineation of arrays of micro patterns. The process has been verified over the selective etching of doped polysilicon in defining the polysilicon resistors and subsequently has been applied on realizing Ti/Au interconnecting lines using wet chemical etchant. Experimental results are presented with physical and electrical characteristics of the patterned structures in the statistical form over the substrate surface. SEM analysis is carried out for physical dimension measurement and standard deviation of 0.0040 is observed in polysilicon micro patterning. The process is competitive with reactive ion etching (RIE) in terms of yield, reliability and repeatability with cost effectiveness in a production environment. Methodology of ultra-uniform etching on entire substrate area is developed in support of the experimental results. The ratio of Top Surface Area (TSA) and Total Exposed Surface Area (TESA) is shown as crucial parameter for the uniform etching of thin films.     

Inductively coupled plasma etching of HgCdTe using a CH<Subscript>4</Subscript>-based mixture

We report results on a study on inductively coupled plasma (ICP) etching of HgCdTe using a CH₄-based mixture. Effects of key process parameters on etch rates were investigated and are discussed in this article in light of plasma parameter measurements, performed using a Langmuir probe. Process parameters of interest include ICP source power, substrate power, pressure, and CH₄ concentration. We show that the ICP etching technique allows us to obtain etch rates of about 200 nm/min, which is high enough to use this technique in a manufacturing process. We also observe that the ion bombardment has a strong influence on HgCdTe etch rate. Finally, we show that this etch rate is modified by the substitution of methane for hydrogen.     

深亚微米CMOS布线工艺中等离子对薄栅氧损伤的预防研究

A comparison is made of several plasma-induced damage(PID) measurement techniques.A novel PID mechanism using high-density plasma(HDP) inter-metal dielectric(IMD) deposition is proposed.The results of a design of experiment(DOE) on Ar pre-clean minimizing PID are presented.For HDP oxide deposition,the plasma damage is minimal,assuring minimal exposure time of the metal line to the plasma using a maximal deposition to sputter ratio.This process induces less PID than classic SOG processing.Ar pre-clean induces minimal plasma damage using minimal process time,high ion energy and high plasma power.For metal etching,an HDP etch is compared to a reactive ion etch,and the impact of the individual process steps are identified by specialized antenna structures.The measurement results of charge pumping,breakdown voltage and gate oxide leakage correlate very well.On metal etching,the reactive ion etching induces less plasma damage than HDP etching.For both reactors, PID is induced only in the metal over-etch step.     

高压GaAs微型太阳电池阵列的制备

为了提高GaAs微型太阳电池的输出性能,对微型太阳电池阵列的主要工艺进行了研究和改进。通过对帽层、背电极层和台面的选择性/非选择性湿法腐蚀工艺的探索,实现了对最佳腐蚀液的配比、腐蚀时间和温度的控制。采用侧壁钝化工艺和聚酰亚氨(PI)/SiO2/TiAu/SiO2新型互连结构,不仅确保了电池单元之间有效的隔离和互连,而且极大地降低了侧壁载流子复合电流,同时这种新型互连结构可有效防止由于衬底光敏现象引起的漏电流。经过上述器件工艺改进,获得了高集成度GaAs微型太阳电池阵列。电流-电压(JSC-VOC)测试结果显示,器件的开路电压达到84.2V,填充因子为57%。