ARMv4指令集模拟器设计及优化技术

指令集模拟器是处理器、编译器以及嵌入式系统设计中的重要工具之一．首先讨论指令集模拟器的分类及特点，然后阐述作者采用解释技术开发的ARMv4指令集模拟器的实现方法，为了提高模拟效率，还讨论几种性能优化技术．     

模拟器指令集扩展的设计与实现

模拟器是体系结构研究中最重要的实验平台。在研究过程中,许多新设计必须通过引入新指令才能实现,这就要求模拟器指令集中包含足够的预留操作码。然而,预留码通常都很有限,并且随着研究的发展,本已有限的预留码可能已被用尽。给出一种通用的模拟器指令集扩展方案,它通过拉长指令宽度而增加了预留码空间,有效地解决了新指令添加面临的局限性问题。此外,还基于当前流行的多核模拟器SESC展示了该方案的实现过程,对研究者而言具有实用价值。     

一种基于虚指令集技术构建快速的可重用的指令集仿真器的方法

指令集仿真器是进行系统体系结构设计与评估、系统软件设计与开发以及进行软、硬件协同开发的有利工具。然而指令集仿真器对目标体系结构具有极大的依赖性,无法跨越多个目标平台工作,这就成了制约它发展的一个重要因素。文章根据DSP处理器的特点,参考传统仿真策略,提出了一种改进后的仿真技术,可以极大地提高仿真器运行效率。在此基础上,又结合虚指令集技术,构建VIS仿真器,改变了传统仿真器只能用于单一处理器的局面,使之能够适用于多款处理器结构。这为指令集仿真器的广泛使用提供了有力的保证。     

采用动态译码缓存的高速指令集模拟器

指令集模拟器是计算机体系结构研究和SoC软硬件协同设计的重要工具，模拟器的性能和灵活性是影响设计和验证效率的重要因素。解释型指令集模拟器具有很好的灵活性，在操作系统等涉及到自修改代码的模拟中具有不可替代的作用。该文给出了一个高性能解释型指令集模拟器的设计，它具有很高的模拟精度和很好的灵活性；同时指令集模拟器采用了动态译码缓存等优化技术，使其具有很高的模拟性能。以ARM7指令集模拟器为实例，所提出的优化技术同样适用于其它现心RISC体系结构。     

快速SPARC V7指令集模拟器的设计方法

为提高解释型指令集模拟器的速度,研究了模拟器设计的译码分派技术及其优化方法,针对模拟器运行时译码阶段开销较大和执行阶段需要本地机器指令较多等特点,提出用预译码技术和优化线索解释技术相结合的方式,提升模拟器的速度。通过设计一个基于SPARC V7指令集模拟器,结合实例对3种模拟器性能进行比较分析,实验结果表明了该方法的可行性和有效性。     

基于指令集模拟器的处理器建模与验证

介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA, MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。     

面向多目标的指令集模拟技术

针对传统指令集模拟器的目标依赖性,提出基于虚指令集的多目标指令集模拟技术。采用解释型模拟策略,利用虚指令集技术优化虚指令集构造,进一步设计出面向多目标的指令集模拟器。实验结果证明该技术具有快速、灵活、可重用等特性,该模拟器在后续工作和兼容性方面优于传统模拟器。     

基于VTEST的TMS320C3x指令集模拟器设计

TMS320C3x指令集模拟器主要由指令集、中断和外设模块3部分组成.根据TMS320C3x指令的寻址特点,提出了双线代码指令模拟技术,该技术既能降低开发模拟程序的工作量,又能保证模拟效率;通过对中断识别机制的研究,给出了模拟器中断响应过程;设计了基于VTEST的事件驱动定时模拟方法,可降低外设模拟时对模拟器性能的影响.在实验部分,对模拟器性能进行了验证,实验结果表明了该模拟器具有较快的模拟速度.     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

虚拟指令集的构建及翻译技术研究

利用虚拟指令作为中间语言来构建可重用指令集模拟器是解决模拟器可重用性的重要技术.介绍了可重用指令集模拟器的工作原理,提出了虚拟指令的构建原则和方法,描述了对汇编指令的语义规则,最后举例说明如何从汇编指令的语义描述规则出发,生成与目标指令语义等价的虚拟指令.     

MIPS64指令集模拟器的建模与实现方法

用软件编程的方法介绍一个与MIPS32/64指令集兼容的指令集模拟器的建模与实现过程。该方案用C++来描述处理器的硬件行为,通过在编译时选择不同的选项分别实现对MIPS32和MIPS64指令集构架的嵌入式处理器的模拟,实现除浮点数以外的所有指令的译码和执行。该方案的主要好处是代码可重用,指令扩展性能好,可以同时兼容MIPS32和MIPS64指令集的模拟。     

基于ISS和硬件模拟器的协同模拟关键技术研究

提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法．该方法使用指令集模拟器(ISS)和事件驱动硬件模拟器分别完成软硬件的模拟,并采用C 语言构造处理器的总线功能模型,实现软硬件模拟器的信息交互．重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法,同时还给出了软硬件模拟器之间的同步算法．     

一种高速灵活的指令仿真器

指令仿真器是一种用计算机软件来模拟程序在目标芯片上运行情况的工具。文章介绍了一种新的指令集仿真器的仿真方法,它基于静态编译仿真技术,但同时又具有解释型指令仿真器的灵活性和静态编译仿真器的高效性。     

DSP指令集仿真器的设计与实现

指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具.在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用.该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS.为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真.同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率.为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台.     

基于二进制翻译的仿真器关键技术研究

介绍基于构件化的仿真器设计方法,比较动态二进制翻译和静态二进制翻译的区别,分析动态二进制翻译技术在仿真器开发中的应用,并对基于二进制动态翻译的仿真器的关键技术——指令集仿真、T-cache缓存管理等问题进行分析,针对二进制动态翻译中的自修改代码翻译问题,给出具体的解决方案。     

基于二进制插桩的ASIP处理器指令集混合仿真方法

指令集仿真器在ASIP处理器硅前软件开发中发挥着重要的作用,但使用传统仿真方法的指令集仿真器仿真速度较慢.基于二进制插桩,提出了ASIP处理器指令集混合仿真方法,以混合仿真的方式,使基础指令直接运行在宿主机上,仅对扩展指令仿真,从而降低仿真开销,提升仿真速度.实验表明,采用此方法对主流高清音视频解码软件进行仿真的平均速度达到了1058.5MIPS,是采用当前先进的动态二进制翻译仿真方法仿真器速度的34.7倍.     

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下，对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度，提出了一种预解释模拟机制。