一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试,降低芯片测试的复杂性及成本,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较,该模型具有结构简单、多接口、高效率、调试使用方便等特点,本文对此CPU模型的设计思想,结构作了介绍和分析。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分乘积的符号扩展，采用Wallace Tree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元，整个设计用VHDL语言实现。     

采用Booth算法的16×16并行乘法器设计

介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整个设计用 VHDL 语言实现。     

高速可重组16×16乘法器的设计

介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式CPU内核和DSP内核的乘法单元,整个设计用VHDL语言实现。     

基于SoPC的嵌入式DVR监控系统设计

介绍了基于VW2010编解码芯片、FPGA和Nios Ⅱ CPU的嵌入式MPEG-4 DVR监控系统的模块化设计，并在此基础上进一步介绍了NiosⅡ CPU对VW2010芯片的控制。     

8位嵌入式CPU核的正向设计

介绍了一个与Motorola 68HC05指令兼容的8位CPU核的设计,分析了系统结构和工作原理以及设计构思,最后简要介绍了一个用VHDL语言实现的通用仿真验证软件.     

VHDL语言在数字电路实验中的应用

传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。     

VHDL语言在设计正弦函数电路中的应用

硬件描述语言已经成为当今电子设计自动化（EDA）解决方案的核心。本文用VHDL语言，以Max＋PlusⅡ为工具，用模块化的方法，设计实现一个正弦函数功能的计算电路，并通过仿真实现了预定功能。具体实现包括去抖动模块、输入信号标准化模块、编码模块、输入信号保存电路模块、译码模块、ROM模块、正弦值保存电路模块等模块。详细介绍了系统各个模块的实现，并给出了部分VHDL程序。结果表明，VHDL语言在数字电子电路的设计中具有硬件描述能力强、设计方案灵活等优点。     

多CPU嵌入式系统的设计方法

在嵌入式系统设计中,系统的模块化、标准化设计是设计者关心的重要问题,主要介绍在构成多CPU系统时如何通过共享双端口RAM、串行E2PROM以及利用串行I2C总线、SPI总线技术实现CPU之间的通信和信息交换,给出了多CPU系统设计中,根据实时性、传输数据量要求,合理选用以上技术构成系统的方法。该方法对于嵌入式系统模块化设计有一定的实用价值。     

VHDL语言在EDA仿真中的应用

介绍了VHDL语言及其基本特点，讨论了VHDL语言在EDA中的诸多优点，并以交通信号灯主控制电路的设计为例，说明了用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用，给出了交通信号灯主控制电路的时序仿真波形。仿真结果表明VHDL语言应用于数字电路仿真是切实可行的，在跟踪性和快速性方面达到了令人满意的效果。     

基于CPLD的WatchDog电路设计

论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.     

基于CPLD的8位总线接口设计

基于CPLD技术设计了双通道总线接口并给出谊接口的通道模型和控制方法。本接口采用存储嚣访问模式，克服了某些CPU外围通信接口少的缺点，易于实现双CPU间的总线对接，且无需考虑复杂的总线仲裁机制。谊接口适用于双主机间的数据传榆，具有使用方便、速率匹配、实时响应等优点。同时采用VHDL硬件描述语言，使设计易于模块化，也为基于CPLD的总线转换及其他接口电路的设计提供了新的思路。     

算术运算的VHDL描述方法探讨

针对在VHDL语言教学过程中,如何进行算术运算的VHDL描述问题进行了探讨.文中首先论述了VHDL语言描述算术运算的局限性;重点阐述了加运算、减运算、乘运算、除运算、取模运算、取余运算的VHDL描述方法;由于设计的结果是一个专用的算式电路,不运行任何程序,工作的可靠性和稳定性都优于用CPU设计.     

硬件描述语言VHDL及其应用

ＶＨＤＬ是一种超高速ＶＬＳＩ硬件描述语言，能对集成电路的功能和结构进行描述，用ＣＡＤ软件将其编译和转换，并自动形成线路，概要地介绍了ＶＨＤＬ的设计组织和数据类型，并对ＶＨＤＬ的特点及其在ＶＬＳＩ设计中的应用要点做了一些探讨。     

基于CPLD的自适应频率捷变实现

介绍一种基于CPLD的自适应频率捷变实现,阐述用VHDL进行设计的思想,VHDL在QuartusII开发平台上的应用与设计流程,给出了Altera 公司CPLD之EP1C12Q240I7实现的方法.整个系统设计简洁明了,高效快捷,经过某装备验证了其有效性,对于雷达的抗干扰具有现实的借鉴意义.     

基于FPGA的多通道串行A／D转换器的控制器设计

在低成本、多通道数据采集系统中,串行接口A/D转换器得到了广泛的应用,但是通道的轮换以及串行数据的传输会降低数据采集的速度和CPU的工作效率。以ADS7844为例介绍基于FPGA和VHDL语言的A/D控制器设计方法,并通过计算机时序仿真结果验证了该控制器的正确性。该控制器具有输入通道自动转换、数据并行输出等特点,提高了采集速度和CPU的工作效率。     

智能温室环境测控系统专用CPU设计

智能温室是近年逐步发展起来的一种资源节约型高效农业发展技术,目前国内大多以单片机、通用计算机作为温室系统处理器,由于基于单因子和成本问题,其智能化和效率有待提高。在此通过对目前智能温室控制器的分析研究,提出并设计了一款16位的的单总线专用CPU,且专门针对于智能温室测控系统设计了一个浮点运算器和n个Comparray比较器,并使用VHDL语言在QuartusⅡ6.0中进行设计与仿真。所以,该CPU不但具有通用CPU的基本特性,而且更具有在农业温室控制系统领域的特殊性。