一种C波段捷变频率源的设计

频率源是接收机的重要组成部分,对接收机性能有重要影响。该文介绍了一种C波段捷变频率源的设计,给出了设计原理和仿真,并进行了系统集成,最终完成了一款C波段频率模块的制作。测试结果表明,该频率源模块输出频率为4.0～8.0 GHz,输出幅值大于5 dBm,相位噪声优于-102 dBc/Hz@10 kHz,换频速度小于10 μs,杂散抑制大于70 dB,具有很好的环境适应性,主要性能指标均满足设计要求。已形成货架化接收机模块,批量生产超过2 000块,应用于多个工程项目中,产生了较好的经济和社会效益。     

Ku波段源极调谐HFET MMIC VCO

利用S参数分析和负阻分析设计了一个源端调谐的Ku波段HFET单片集成VCO,并获得了一次设计投片成功.提取了GaAs HFET的大信号模型,利用栅源终端阻抗的二维扫描确定了漏极负阻,以此为依据进行输出匹配网络的优化设计.给出了电路制作和测试结果,在17.79～17.89GHz频率上获得了16dBm的输出功率.     

Ku波段源极调谐HFET MMIC VCO

利用S参数分析和负阻分析设计了一个源端调谐的Ku波段HFET单片集成VCO,并获得了一次设计投片成功.提取了GaAs HFET的大信号模型,利用栅源终端阻抗的二维扫描确定了漏极负阻,以此为依据进行输出匹配网络的优化设计.给出了电路制作和测试结果,在17.79～17.89GHz频率上获得了16dBm的输出功率.     

基于微处理器的程控电流源设计

介绍了一种程控电流源的设计方法。该程控电流源输出电流范围为200~2 000 mA,电流频率为50 Hz,根据按键可控制电流的增减,其步进为1 mA。文中采用AT89C51作为控制器输出电流控制字,经过数模转换芯片MAX539进行数模转换以控制运放。仿真结果表明,该设计具有控制精度高,制作简单等优点。     

基于AD9911频率源的设计与实现

设计了一种由单片机PIC18LF4520控制DDS芯片AD9911的频率源电路。阐述了单片机控制DDS的软硬件实现方法,以及AD9911内部寄存器的配置要点。系统设计外围电路简单,可方便地实现对频率源电路输出频率、相位和工作模式的控制,输出信号频率范围为25~75 MHz。实验结果表明,该频率源具有输出频率精确、频率分辨率高和相位噪声低等特点,符合通信系统对频率源的设计要求。     

基于锁相环原理的X波段频率源的设计与实现

介绍了一种X波段频率源的设计方法。该文采用2个数字锁相频率合成单环,再环外混频的方法实现了该X波段频率源的设计。该频率源具有相位噪声低,杂散低,频率稳定度高等特点。经试验测试结果表明,该频率源的相位噪声为-94.3dBc@1kHz,-99dBc@10kHz;输出功率大于13dBm,实现了一个性能较好的频率源。     

基于锁相环的微波等离子体灯扫频源研究

微波等离子体灯是利用微波能激发等离子体发光的新型光源。微波等离子灯射频模块的工作频率是在420～470MHz范围内可调,其输出功率平坦度越小越好。基于锁相环频率合成原理,使用ADI公司的集成芯片ADF4350设计了满足要求的频率源。最终通过设计PCB、制板、电装并调试制作了满足要求的频率源的。最终测试结果表明,输出平均功率为5dBm,功率平坦度小于0．2dB,杂散抑制在50dBc以上。     

《电讯技术》专题资料《时间频率技术》题要（十三）

一种基于正交调制技术的宽带频率源设计（刘类骥,林巧莉） 针对传统DDS内插PLL频率合成方法的某些不足之处,提出了一种新的基于正交调制技术的频率合成方法,该方法容易实现频率源的宽带小步进输出,且电路形式简单。最后给出了一个该方法的应用实例设计,为宽带小步进频率源的设计提供了较好的思路。     

一种基于正交调制技术的宽带频率源设计

针对传统DDS内插PLL频率合成方法的某些不足,提出了一种新的基于正交调制技术的频率合成方法,该方法容易实现频率源的宽带小步进输出,且电路形式简单。最后给出了一个该方法的应用实例设计,为宽带小步进频率源的设计提供了较好的思路。     

基于ADS的功率放大器设计与仿真

为了使射频功率放大器输出一定的功率给负载,采用一种负载牵引和源牵引相结合的方法进行功率放大器的设计。通过ADS软件对其稳定性、输入/输出匹配、输出功率进行仿真,并给出清晰的设计步骤。最后结合设计方法给出一个中心频率为2.6GHz、输出功率为6.5W的功率放大器的设计及优化实例和仿真结果。仿真结果表明,这种方法是可行的,满足设计的要求,并且对功放的设计有着重要的参考价值。     

具有自动频率校准的宽频率范围Σ-Δ小数频率综合器

A wide range fractional-N frequency synthesizer in 0.18μm RF CMOS technology is implemented. A switched-capacitors bank LC-tank VCO and an adaptive frequency calibration technique are used to expand the frequency range.A 16-bit third-order sigma-delta modulator with dither is used to randomize the fractional spur. The active area is 0.6 mm~2.The experimental results show the proposed frequency synthesizer consumes 4.3 raA from a single 1.8 V supply voltage except for buffers.The frequency range is 1.44-2.11 GHz and the frequency resolution is less than 0.4 kHz.The phase noise is -94 dBc/Hz @ 100 kHz and -121 dBc/Hz @ 1 MHz at the output of the prescaler with a loop bandwidth of approximately 120 kHz.The performance meets the requirements for the multi-band and multi-mode transceiver applications.     

A fast lock frequency synthesizer using an improved adaptive frequency calibration

An improved adaptive frequency calibration (AFC) has been employed to implement a fast lock phase-locked loop based frequency synthesizer in a 0.18 μm CMOS process. The AFC can work in two modes: the frequency calibration mode and the store/load mode. In the frequency calibration mode, a novel frequency-detector is used to reduce the frequency calibration time to 16 μs typically. In the store/load mode, the AFC makes the voltage-controlled oscillator (VCO) return to the calibrated frequency in about 1 μs by loading the calibration result stored after the frequency calibration. The experimental results show that the VCO tuning frequency range is about 620-920 MHz and the in-band phase noise within the loop bandwidth of 10 kHz is -82 dBc/Hz. The lock time is about 20 μs in frequency calibration mode and about 5 μs in store/load mode. The synthesizer consumes 12 mA from a single 1.8 V supply voltage when steady.     

频率估计的时频分析方法研究

时间和频率是信号处理与分析中最重要的两个变量,时频分析技术力求在计算复杂性和时频分辨率之间找到最佳平衡点,利用时频分析研究瞬时频率估计及各种方法的性能具有重要意义。本文阐述了瞬时频率时频分析理论研究和应用发展概况,并给出了几种典型的瞬时频率估计算法及其性能评价。     

载带压缩11频点创新方案

在TD-SCDMA建网初期,A频段主要使用9频点方案配置组网,满足了小网络低载频配置的应用需求。然而,随着TD-SCDMA网络不断发展扩大,单站载频资源配置逐渐由S222增加至S333,频点资源有限的情况下,9频点配置方案很难在基于容量配置的TD-SCDMA网络中平衡各业务的性能。本文提出TD-SCDMA载波带宽压缩方案,通过压缩频点间隔,使TD-SCDMA网络使用的A频段增加2个中心频点,即11中心频点方案,解决因频点资源有限造成的网络性能提升空间小的问题,降低TD-SCDMA网络R4语音业务及H业务的干扰水平,同时增加网络承载容量。     

应用于26 GHz-41 GHz频率综合器的高速可编程分频器的设计

毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。根据26 GHz-41 GHz硅基锁相环频率综合器的系统指标,本文基于TSMC 45nm CMOS工艺,设计实现了一种高速可编程分频器。本文采用注入锁定结构分频结构实现高速预分频,该结构可以实现在0 d Bm的输入功率下实现25 GHz-48 GHz的分频范围、最低功耗为:2.6 m W。基于脉冲吞咽计数器的可编程分频器由8/9双模分频器和可编程脉冲吞咽计数器组成。其中8/9双模分频器由同步4/5分频器和异步二分频构成,工作频率范围10 GHz-27 GHz,最低输入幅度为:300 m V,最低功耗为:1.6 m V。可编程吞咽计数器采用改进型带置数功能的TSPC D触发器,该可编程分频器的最大工作范围:25 GHz;最小功耗为:363μW。本文设计的高速可编程多模分频器,可以实现32-2 062的分频比;当工作于28 GHz时,相位噪声小于-159 dBc/Hz。动态功耗为5.2 m W。     

非相参捷变频雷达信号源频率控制电路的设计

介绍了非相参频率捷变雷达信号源，分析了频率控制电路的设计原理，并给出了设计实现框图。指出了原有频率捷变雷达信号源中频率校准方法存在的缺陷；改进了原有频率校准电路，经过对实际数据的分析，新的校准电路频率漂移速度达到10^5Hz／μs,有效地解决了原有信号源的频率跟踪精度低和稳定性差的问题。     

差分跳频技术

差分跳频技术是近年出现的一种新型扩频通信技术,它集跳频图案、信息调制与解调等功能于一体,构成与传统跳频技术完全不同的技术体制。对近年出现的扩频通信新技术-差分跳频技术进行全面介绍。在对差分跳频关键技术进行详细分析的基础上,着重说明其优点及尚需解决的问题。     

全球移动通信频率分配情况分析

频率承载无线通信数据,在无线网络建设与发展中扮演着重要角色.及时并快捷地获得全球范围内移动通信所用频率的分配进展状况,将为国家制订相关频谱政策以及中国移动制订频谱使用战略提供重要的基础信息条件.本文整理归纳了全球范围内频率分配方面的相关信息,希望能为有关频谱管理、研究工作提供参考.     

基于频差倍增法的频率标准装置建模与分析

在航天测控及广电电力领域,为了保证时间和频率统一,需要对时统的铷钟及髙稳晶振等设备进行高精度频率测量。采用了一种以铯原子频率标准为参考,基于频差倍增法构建的频率标准装置,根据频差倍增法测量原理,推导了测量铷钟及髙稳晶振过程中数据影响因素的数学模型,在此基础上,通过对测量影响因素的分析及实测数据计算,对装置的测量不确定度进行了分析和评定。评定结果表明,标准装置符合铷钟及髙稳晶振的检定规程要求,能够确保测量结果准确可靠。     

抽样频率转换在数字下变频中的应用

数字下变频技术是软件无线电中的关键技术之一。从信号中去除高频信息，降低抽样频率而不导致频谱混叠的过程称之为抽取。若信号不进行滤波就抽取，信号将出现混叠，那么其关键问题就是抽取前的滤波。现以软件无线电的基本知识为基础，分析了单级和多级抽样频率转换，并进行了比较。